Устройство для ввода информации Советский патент 1985 года по МПК G06F13/00 

регистра, выходы первого регистра соединены соответственно с .входами группы мультиплексоров.

2. Устройство по п. i, отличающееся тем, что блок управления содержит третий элемент задержки, генератор, второй триггер, второй элемент И, третий счетчик,дешифратор, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и является входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым входам третьего счетчика и является выходом блока, выходы третьего счетчика соединены с входами дешифратора.

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее дешифратор, дервый, второй и третий регистры, первый блок памяти, первый триггер первый элемент И, первый и второй счетчики, первый и второй элементы задержки, вьтход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, вход которого соединен с выходом первого блока памяти, первый.вход которого соединен с входом первого элемента задержки, вьгход которого соединен с входом второго элемента задержки, выход первого триггера соединен с входом второго регистра и .является управляющим выходом устройства, выходы группы второго регистра являются информационными выходами . устройства, входы второго регистра являются информационными входами группы устройства, отличающееся тем, что, с целью повышения быстродействия устройства путем организации побитовой комg Fff-r- - -/i.-q I ,;... ..л .:-;-::. г; - j t-.. «rataasSKj-:поновки машинных слов заданной структуры, в него введены мульти- плексоры, четвертый и пятый регистры, второй блодс памяти, блок управления, выход которого соединен .с первым входом второго счетчика и входом первого элемента задержки, выход KQToporo соединен с третьим входом второго элемента задержки, вход блока управления соединен с вторыми входами первого и второго счетчиков и является третьим управляющим входом устройства, выходы второго счетчика соединены соответственно. с первыми управляющими входами мультиплексоров и третьим входом первого блока памяти, входы W группы которого соединены с выходами первого счетчика, первый вход которого является вторым управляю- щим входом устройства, второй вход первого блока памяти является пер- |вым управляющим входом устройства, выходы первой и второй,групп первого блока памяти соединены соответственО) но с входами четвертого и пятого регистров, выходы последнего соедиQD нены с входами второй группы втоi4;i рого блока памяти, выходы которого соединены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом TpeTbei o регистра, входы второй группы которого соединены с выходами соответствукмцих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвертого

Изобретение относится к вычислительной технике и -может быть использовано в различных автоматизированных системах обработки экспериментальных данных для подготовки и ввода информации в ЭВМ. Известно устройство для ввода информации, содержащее вентиль управ ления, последовательно соединенный со счетчиком числа разрядов, блоком сравнения разрядов, последовательно подключенным к дешифратору и вентилю разрешения записи, и регистром числа разрядов, а также вентиль сброса, последовательно соединенный со счетчиком числа слов, блоком сравнения слов и регистром числа слов и J Недостатком этого устройства является ограниченная область примененИя вследствие возможности формирования мащинного слова только из фиксированного количества входных информационных слов, содержащих стр го определенное количество разрядов Наиболее близким к предлагаемому по технической сущности является ус ройство для ввода информации, содер жащее первьш, второй и третий регистры, последовательно соединенные элемент задержки, первый элемент И и первьй триггер, элемент ИЛИ, первьш и второй блоки сравнения, второй, третий и четвертый элементы И, первый и второй счетчики, генератор импульсов, выход которого соединен с входом второго элемента И, дешифратор, вход которого соединен с пер вым выходом первого регистра и первым входом первого блока сравнения. ВЫХОД которого соединен с вторым входом первого триггера и первым входом первого счетчика, второй вход которого соединен с выходом второго элемента И и первым входом второго регистра, второй вЬгход первого регистра соединен с первым ВХОДОМ второго блока сравнения, второй вход которого соединен с выходом второго счетчика, первый вход которого соединен с выходом второго блока сравнения, второй вход первого блока сравнения соединен с выходом первого счетчика, блок оперативной памяти, пятый, шестой и седьмой элементы И, второй триггер, первьй вход третьего регистра соединен с выходом шестого элемента И и вторым входом второго счетчика, первьй выход третьего регистра соединен с его вторым входом, третий вход роединен с выходом пятого элемента И, первый вход которого соединен с первыми входами второго сч.етчика и второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом генератора импульсов, первьй вход блока оперативной памяти соединен с входом элемента задержки, вторым входом второго регистра и является первым управляющим входом устройства, второй вход блока оперативной памяти является вторым Управляющим входом устройства, а выход блока оперативной памяти соединен с входом второго регистра, третий выход которого соединен с вторым

входом пятого элемента И, четвертый выход соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с входами второго триггера и выходами элемента ИЛИ, первьй вход которого соединен с вьрсодом блока сравнения разрядов, а второй вход элемента ИЛИ соединен с выходом седьмого элемента И, первый вход которого соединен с выходом элемента задержки, а второй вход седьмого элемента И соединен с . вьгходом дешифратора и вторым вхо-, дом первого элемента И, второй вход второго регистра является информационным входом устройства, первьй выход соединен с третьим входом третьего элемента И, второй выход соединен с третьим входом четвертого элемента И, а выходы третьего и четвертого элементов И соединены с четвертым и пятым входами третьего регистра соответственно, выход первого триггера соединен с вторым входом второго элемента И, вьсход третьего регистра является выходом устройства 2 ,

Недостатком данного устройства является отсутствие возможности формирования машинных слов, содержащих измерительные.параметры, составные части которых расположены в одном канале информационного кадра.

Кроме того, данное устройство позволяет формировать машинные слова содержащие измерительные параметры только в том случае, если их составные части поступают последовательно, т.е. отсутствует чередование поступления составных частей во входном, потоке данных принадлежащих разным параметрам. Если такое чередование существует, то необходимо после компоновки соответствующих парамет-. ров записывать новую программу редактирования в блок оперативной памяти и осуществлять повторный прогон входного массива данных с целью компоновки других измерительных парамет ров, что приводит к резкому снижению быстродействия устройства. При этом отсутствует возможность компоновки измерительных параметров, составные части.которых не имеет компактной упаковки в каналах кадра, поскоку формирование параметров в данном устройстве осуществляется только .путем сдвига, что ограничивает функциональные возможности устройства.

Цель изобретения - повышение быст-. родействия устройства путем организации побитовой компоновки машинных слов заданной структуры-.

Поставленная цель достигается тем, что в устройство для ввода информации, содержащее дешифратор, первый, второй и третий регистры, первый блок памяти, первый триггер, первый элемент И, первый и второй счетчик, первьй и второй элементы задержки, выход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом х первого триггера, вход которого соединен с выходом первого блока памяти-, первьй вход которого соединен с вхо- . дом первого элемента задержки, выход которого соединен с входом второго элемента задержки, выход первого триггера соединен с входом второго регистра и является управляющим выходом устройства, выходы группы второго регистра являются информа ционными выходами устройства, входы второго регистра являются информационными входами группы устройства, дополнительно введены мультиплексоры, четвертый и пятьй регистры,, второй блок памяти, блок управления, выход которого соединен с первым входом второго счетчика и входом первого элемента задержки, выход которого соединен с третьим входом второго блока памяти, второй вход которого соединен с входом второго элемента задержки, вход блока управления соединен с вторыми входами первого и второго счетчиков и является третьим управляющим входом устройства,,/ выходы второго счетчика соединены соответственно с первыми управляющими входами мультиплексоров и третьим входом первого блока памяти, входы группы которого соединены с выходами первого счетчика, первьй вход которого является вторым управляющим входом устройства, второй вход первого зла памяти является первым управяющим входом устройства, выходы ервой и второй групп первого блоа памяти соединены соответственнЪ входами .четвертого и пятого регистров, выходы последнего соединены с входами второй группы второо узла памяти, выходы которого сое I

|Динены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом третьего регистра, входы второй группы которого соединены с выходами соответствующих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвёртого-регистра, выходы первого регистра соединены соответственно с входами группы мультиплексоров .

Блок управления содержит третий элемент задержки, генератор, второй триггер, «торой элемент И, третий счетчик, дешифратор, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и является входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым входом третьего счетчика и.является выходом блока, выходы третьего счетчика соединены с входами дешифратор

На фиг. 1 приведена структурная схема предлагаемого устройства для ввода информации-, на фиг. 2 - структурная схема блока управления.

Устройство (фиг. 1) содержит первый регистр 1, мультиплексоры 2,второй регистр 3, третий регистр 4,первый счетчик 5, второй счетчик 6, первый блок 7 памяти, четвертый

1

П1

2 13

П1

476

регистр 8, пятый регистр 9, дешифратор 10, второй блок 11 памяти, триггер 12, элемент И 13, первый элемент 14 задержки, второй элёмент 15 задержки, блок 16 управления, информационный вход 17, первьй управляющий вход 18, второй управляющий вход 19, третий управляющий вход 20, информационный выход 21,

управляющий выход 22.

Блок 16 управления содержит элемент 23 задержки, триггер 24, генератор 25, элемент И 26, счетчик 27, дешифратор 28, вход 29, выход 30.

Устройство работает следующим образом.

На вход, 17 устройства поступает цифровая информация в виде периодической последовательности информационных каналов, образующих определенньй кадр, а также служебная информация Начало кадра (вход 19) и сигналы сопровождения информационных каналов (вход 20). Разрядность слова информационного канала равна m , поэтому в каждом канале может быть размещено от 1 до tn измеряемых параметров или их частей При этом расположение частей параметров как в каналах, так и в кадре может быть произвольным. В качестве примера рассмотрим работу устройства при подготовке для ввода в ЭВМ ., двух параметров П1 и П2, расположенных в 1, 2 и 13-м каналах информационного кадра.

В табл.1 приведено расположение частей параметров П1 и П2 в соответствующих разрядах информационных каналов; в числителе указан номер параметра, в знаменателе - номер ег разряда в выходном слове устройства

Таблица 1

П2

П1

П2

П1

П2

В блок 7 памяти заносится программа подготовки данных в виде соответствующих каждому разряду инАдрес буфера (номер параметра) Структура адреса блока

Номер канала

При этом номер канала составляетjpa программы подготовки данных,запистаршие разряды адреса блока 7, асанная в первьй блок 7 для параметномер разряда канала - его младшую зоР и П2, соответствующих

Чаёть. В табл. 2 приведена структу-табл. 1.

1 2 3

4

m

1

2

3

m-1

m

формационного канала управляющих слов следующей структу ры:

Номер разряда Канала

Т а б л и ц а 2

п

П2 П1

2 1 разряда Признак конца формирования параметра параметра 1 бит) 7 памяти имев следующий вид;

Адрес ОЗУ

Адрес

Номер канала Номер разряда буфера канала

Т В исходном состоянии второй блок 11 памяти очищен, а в первом блоке 7 памяти находится программа подготовки данных, которая может быть записана из ЭВМ (вход 18) или с пульта управления, На вход 17 устройства поступает поток экспериментальных данных произвольной структуры (в зависимости от типа Hctb4HHKa информации), а также синхроимпульсы сопровождения (вход 20) и признак Начало кадра (вход 19), который осуществляет обнуление счет чика 5. Синхроимпульс сопровождения 1-го канала прибавляет единицу в счетчик 5, обнуляет счетчик 6 и запускает блок 16 управления, который вырабатывает пачку, состоящую из m импульсов, следующих с определенной частотой. Первый импульс пачки прибавляет единицу в счетчик 6 и осуществляет обращение к блоку 7 по адресу, сформированному в счетчиках 5 и 6.Содержимое первой ячейки .блока 7 считывается в регистры 8, 9 и триггер 12. По содержимому регистра 9, которое является номером параметра П1, осуществляется обращение к блоку 11 первым импульсом пачки, задержанным на определенную величину на первом элементе 14 задержки . Содержимое ячейки блока 11 по адресу П1 (в данном случае нулевое) считывается в регистр 3. Код первого разряда первого канала, хранящийся в счетчике 6, разре-

Содержание ячеек ОЗУ

Признак

Номер разряда параметра шаёт выборку первых разрядов на всех мультиплексорах 2,. а содержимое регистра -В через дешифратор 10 осуществляет выборку соответствующего мультиплексора, в данном случае п-го (по табл. 1). Таким образом, первый разряд входного регистра попадает в п-й разряд регистра 3 и запоминается там. Первый импульс пачки, пройдя второй элемент 15 задержки, осуществляет обращение к блоку 11 по тому же адресу П1 для запоминания содержимого регистра 3. Второй импульс пачки осуществляет модификацию адреса блоку 7 путем прибавления единицы в счетчик 6 и осуществляет считывание содержимого второй ячейки блока 7 и соответствующей ячейки блока 11. Поскольку, согласно табл. 1, второй разряд первого канала не выбирается, содержимое регистра 8 должно быть равно нулю и, следовательно ни один из мультиплексоров не выбирается. Третий импульс пачки прибавляет единицу в счетчик 6, и далее работа устройства проходит указанным образом. При этом согласно табл. 1 регистр 9 содержит код адреса П 2, счетчик 6 - код 3, а регистр 8 код 2 и, следовательно, содержимое третьего разряда регистра 1 через соответствующий мультиплексор поступает на вход второго раз- i ряда регистра 3 и запоминается. После этого содержимое регистра 3 отправляется в память по адресу 112. Четвертый импульс пачки снова осуществляет модификацию адреса первого канала. При этом согласно табл. 1 в регистре 8 оказывается код 1, в счетчике 6 - код 4, а в регистре 9 - код Ш, и содержимое блока 11 по адресу Ш поступает в регистр 3, после чего содержимое 4-го разряда регистра 1 поступает для запоминания в первый разряд регистра 3, содержимбе которого затем снова запоминается в УП 11 по адресу П1. Аналогично устройство работает по остальным разрядам канала. С наступлением второго канала его информация запоминается в регис ре 1, а сопровождающий канал синхро импульс прибавляет единицу в счетчик 5, обнуляет счетчик 6 и вновь запускает блок 16 управления. Работа устройства с вторым каналом аналогична указанной. С поступлением тринадцатого канала и перезаписи его первого разряда в третий разряд регистра 3 заканчивается формирование параметра П1, в 1-м, 3-м, 4-м и h-м разрядах которого размещены соответственно 4-й разряд первого канала, 1-й разряд13-го канала, разряд второго канала и первый разряд первого канала. Окончание формирования параметра определяется специальным признаком, считываемым из блока 7. Содержимое этого разряда запоминается на триггере 12. Есл содержимое триггера 12 равно единице, то формирование параметра закон чено и соответствующий импульс пачки с выхода второго элемента 15 задержки через элемент И 13 переписывает содержимое регистра 3 в регистр 4 и поступает на управляющий выход 22 устройства в качестве импу са сопровождения информации парам&т ра П1, поступившего на информацион ный выход 21 устройства. Этот импул осуществляет также обнуление регистра 3, и нулевое значение кода записывается в блок 11 по адресу П1. Таким образом, подготавливается соответствзпощая ячейка для формирования данного параметра в следующем информационном кадре. Аналогично работает устройство при формировании остальных парам1етров. Устройство позволяет осуществить любую произвольную перекомпоновку информационного кадра в соответствии с заданной программой. Блок 16 управления работает следующим образом. Поступающий на вход 29 синхроимпульс (си) сопровождения канала устанавливает счетчик 27 в нулевое состояние, а задержанный на элементе 23 задержки синхроимпульс устанавливает триггер 24 в единичное состояние и частота генератора 25 начинает поступать на счетный вход счетчика 27 и на выход 30 схемы управления. Когда содержимое счетчика 27 станет равным m j сигнал с выхода дешифратора 28 сбрасывает в О триггер 24, и поступление импульсов на выход схемы управления прекращается. Таким образом, на каждый СИ схема управления вьщает пачку из Ь импульсов . Устройство подключается к каналам (мультиплексному или селекторному) ввод-вьшода ЭВМ и производит в отличие от устройства- п ототипа . рациональную, плотную упаковку машинных слов, содержащих совокупность заданных параметров определенной структуры из входных слов различной структуры и разрядности для последующего ввода в ЭВМ, что поз-. воляет осуществить эффективную за- , грузку памяти ЭВМ при обработке экспериментальной информации и разгрузить процессор от непроизводительных операций по предварительной подготовке данных.

52

ч

гГ

а

««

а

r

OJ

См

Й