Устройство для обмена данными между источником и приемником информации Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано в локальных сетях сбора и обработки больших массивов измерительной информации, измерительно-информационных системах для сбора информации от различных объектов, в том числе и от мультиплексных каналов информационного обмена и ее регистрации на несколько носителей или одновременного ввода в ряд вычислителей для последующей обработки.

Целью изобретения является повышение производительности и пропускной способности системы.

На фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2 - функциональная схема блока селекции данных; на фиг.З - функциональная схема приоритетного блока формирования адреса; на фиг.4 - функциональная схема блока управления;

на фиг.5 - функциональная схема блока ввода информации; на фиг.6 - функциональная схема блока памяти;на фиг.7 - пример варианта конкретного исполнения блока ввода информации;на фиг.8 и 9 - временные диаграммы работы соответственно блока селекции данных и приоритетного блока формирования адреса.

Устройство содержит (фиг.1) М блоков 1 вывода информации, группу блоков 2 ввода информации, блок 3 памя- ти, блок 4 управления, блок 5 селекции данных, приоритетный блок 6 формирования адреса, группу выходов 7 и группу входов 8.

Блок 5 селекции данных содержит (фиг.2) декодер 9, элементы И 10-12, буферный регистр 13, сдвиговый регистр 14, одновибраторы 15-17, триггер 18, коммутатор 19, дешифратор 20, триггер 21, элементы 22 и 23 задерж&$

Јл

t

2Л

ЗЭ ЭЭ

ки, информационный выход 24 блока и вход 25 запроса записи.

Приоритетный блок 6 формирования адреса содержит элементы 26 и 27 сравнения, элементы К 28 - 34, триггеры 35 - 38, счетчики 39 и 40, мультиплексор 41, элемент ИЛИ 42, генератор 43 импульсов, элементы 44-46 задержки, выходы 47 - 49, вход 50, вход 51 запроса чтения (фиг.З).

Блок 4 управления содержит (фиг.4) элементы 52 и 53 задержки, регистр 54 кода управления, узел 55 памяти, счетчик 56 адреса, элемент И 57, генератор 1 58, выход 59. Блок 1 вывода информации содержит (фиг.5) элемент 60 сравнения, элементы И 61 и 62, регистр 63, формирователь 64 сигналов, элемент 65 задержки, вход 66, Блок 3 памяти содержит (фиг.6) регистр 67, запоминающий элемент 68, элемент 69 задержки, элемент И 70.

Блок 2 ввода информации содержит (фиг.7) группу счетчиков 71 для формирования измерительных параметров, таймер 72, элементы 73 и 74 задержки, tгруппу статических регистров 75 для хранения измерительных параметров, мультиплексор 76, элемент 77 сравнения, счетчик 78, элементы И 79 и 80.

Блок 5 селекции данных служит для приема и опознания информации, предназначенной для запоминания ее в блоке 3 с последующей выдачей потребителю. Блок 5 принимает информацию и обеспечивает прием только тех массивов данных, признаки которых заданы. Декодер 9 осуществляет преобразование входного фазоманипулированного кода в последовательный двоичный код с формированием признаков командных и информационных слов и сигналов синхронизации. Сдвиговый регистр 14 обеспечивает прием последовательного кода информационного или командного слов. Буферный регистр 13 предназначен для хранения командных и информационных слов, которые перезаписываются в него после завершения их формирования в регистре 14. Одновибраторы 15-17 служат для формирования одиночных импульсов из управляющих сигналов декодера 9. Триггер 21 предназначен для запоминания поступившего из декодера 9 признака командного или информационного слова. Дешифратор 20 предназначен для дешифровки кода той части командного слова, в которой записан

признак массива, определяемого данным командным словом. Коммутатор 19 служит для формирования сигнала разрешения ввода массива данных, признак которого установлен в блоке 5. Установка признака массива, подлежащего приему, обеспечивается установкой 1 для соответствующего выхода дешифраQ тора 20. Установка О обеспечивает запрет ввода массива данных. Триггер 18 служит для запоминания признака массива с коммутатора 19 на время передачи массива данных, принадлежащего

«; данному командному слову. Сброс триггера 18 осуществляется сигналом одновибратора 16 от признака каждого командного слова, а установка триггера 18 осуществляется по входу С с

Q выхода элемента И 12 по совпадению признака командного слова и сигнала с выхода одновибратора 15, задержанного на элементе 22 задержки. Установка триггера 18 не производится,

5 если данный массив не разрешен для приема в систему. Элемент И 11 предназначен для формирования сигнала запроса на запись командных и информационных слов после поступления их в буферный регистр 13. Этот сигнал формируется из импульса одновибратора 15, задержанного на элементах 22 и 23 задержки при разрешении с триггера 18. Временная диаграмма работы блока 5 приведена на фиг.8.

Приоритетный блок 6 формирования адреса служит для управления процессами совмещения записи и считывания информации и организует буферизацию данных в плавающем объеме памяти. Блок 6 воспринимает сигналы Запрос записи и Запрос чтения, формирует и выдает соответствующие адреса записи и чтения в блок 3, причем приоритет принадлежит чтению данных. Триггер 36 служит для запоминания запроса на запись от блока 5 селекции данных. Триггер 35 предназначен для запоминания запроса на чтение от блока 4 управления. Элемент 26 сравнения необходим для формирования разрешения обращения к блоку 6 при чтении информации. Элемент И 30 обеспечивает прохождение сигнала Запрос чтения на установочный вход триггера 35 по раз5 решению элемента 26 сравнения. Элемент 26 сравнения и элемент К 30 образуют кодовый селектор блока 6. Триггер 37 служит для формирования

0

5

0

5

0

сигнала Запись-чтение, поступающего на выход 47 блока и для управления мультиплексором А1. Триггер 38 организует чтение данных из блока 3 памяти. Установка триггеров 37 и 38 осуществляется через элементы И 32 и 33 разнесенными импульсами с выхода элемента 44 задержки. Когда триггеры 35 и 36 оба установлены в единичное состояние, тогда триггер 37 будет

15

первым установлен в единицу и элемент И 33 будет заблокирован. Поэтому перезапись сигнала запроса записи из триггера 36 в триггер 38 не произойдет. Таким образом, сначала будет выполнен режим чтения информации из блока 3. Счетчик 40 предназначен для формирования адресов чтения путем прибавления единицы одновременно с установкой триггера 37. Счетчик 39 предназначен для формирования адресов записи путем прибавления единицы одновременно с установкой триггера 381 Мультиплексор 41 служит для мультиплексирования адресов чтения и записи при организации соответствующих режимов. Элемент 27 сравнения предназначен для определения момента окончания чтения адреса памяти. Момент окончания чтения памяти определяется равенством содержимого счетчиков 39 и 40. Элемент И 34 служит для установки счетчиков в нулевое состояние после совпадения адресов в счетчиках 39 и. 40. Элемент ИЛИ 42 служит для формирования потенциала разрешения для элемента И 31, через который поступают тактовые импульсы от генератора 43 Этот потенциал формируется при поступлении по крайней мере одного запроса записи или чтения. Элементы 44-46 задержки предназначены для синхронизации работы блока 6. Импульс с выход элемента И 32 осуществляет опрос состояния триггера 35. Импульс с выхода элемента 44 задержки производит опрос состояния триггера 36. Импульс с выхода элемента 45 задержки осуществляет запрос блока 3 памяти для записи или чтения информации. Импульс с выхода элемента 46 задержки осуществляет сброс триггеров 35 и 37 или триггеров 36 и 38 после выполнения режимов чтения или записи через соответствующие подготовленные элементы И 28 или 29 , Этот же импульс осуществляет сброс счетчиков 40 и 39 чер.ез элемент И 34 при совпадении адресов чтения и записи.

10

15

20

5575666

Блок 4 управления предназначен для управления процессами сбора данных и вывода информации из устройства. Блок 4 управления выдает в управляющую магистраль системы периодическую последовательность кодов адресов блоков 1 вывода информации и кодов адресов блоков 2 ввода информации, а также маркеры блоков 2. В блоке 4 управления генератор 58 импульсов служит для формирования последовательности импульсов, частота следования которых определяет производительность системы в целом. Счетчик 56 предназначен для формирования адресов узла 55 памяти путем счета импульсов генератора 58. Узел 55 памяти предназначен для запоминания и хранения исходных данных для организации сбора информации от блоков 2 и вывода ее через соответствующие блоки 1. Регистр 54 служит для запоминания и хранения на время периода частоты генератора 58 содержимого адреса узла 55. Регистр 54 содержит адрес блока 2, адрес блока 1, маркер блока 2 и маркер системы. Маркер системы является служебным сигналом блока 4 управления, по которому осуществляется установка счетчика 26 в нулевое состояние, задержанным на элементе задержки 53 импульсом генера/ора 58. Сброс счетчика 56 в нулевое состояние осуществляется через элемент И 57. Импульс с выхода элемента 53 задержки используется в качестве сигнала запроса чтения и поступает на выход 51 блока 4 управления. Элемент 52 задержки предназначен для формирования строба для блоков 1.

Блоки 1 вывода информации предназначены для приема информации от блоков 2 и выдачи ее через блоки

25

30

35

40

45

50

55

1 приемнику информации, В блоках 1 обеспечивается электрическое согласование уровней электрических сигналов с уровнями приемников информации. Элемент 60 сравнения и элемент И 61 образуют кодовый селектор блока, предназначенный для выбора соответствующего блока 1 при выводе информации. На одном из входов элемента 60 сравнения установлен код номера данного блока, а на другой вход поступает текущий код номера блока 1 по управляющей шине системы ( вход 50). При совпадении кодов через подготовленный элемент И 61 информация с входа 66 записывается в регистр 63. За10

20

25

пись информации в регистр 63 осуществляется по переднему фронту строба, поступающего на вход 59. Элемент 65 задержки служит для небольшой задержки строба, который осуществляет стро- бирование информации на элементах И 62, Формирователи 64 предназначены для электрического согласования сигналов блока 1 и приемника информации.

Блоки 2 ввода информации предназначены для приема, коммутации и преобразования в цифровой параллельный двоичный, код аналоговых, аналого- дискретных и дискретных электрических J5 сигналой, поступающих от датчиков или согласующих и нормализующих устройств. Каждому блоку 2 присваивается адрес - порядковый номер путем установки соответствующего кода на кодовом селекторе. В блоке 2 при помощи кодового селектора осуществляется выборка только тех текущих адресов, код которых соответствует номеру, установленному в данном блоке 2.

На фиг.7 приведен пример построения одного из блоков 2, осуществляю-- щего преобразование частота - код по нескольким независимым каналам. Таймер 72 в блоке 2 служит для задания интервала времени, в течение которого производится преобразование частоты в код. Счетчики 71 предназначены для подсчета импульсов измеряемых частот по каждому каналу блока 2, которые поступают на счетный вход счетчиков с входа 8. В статических регистрах 75 осуществляется хранение кодов преобразованных частот по нескольким каналам. Импульсы таймера 72 переписывают содержимое счетчиков 71 в регистры 75. Эти же импульсы через элемент 73 задержки сбрасывают счетчики в нулевое состояние. Таким образом, счет импульсов входных частот осуществляется за определенный промежуток времени, формируемый таймером 72. Мультиплексор 76 предназначен для выдачи содержимого регистров 75 на выход блока 2. Управление работой мультиплексора 76 осуществляет счетчик 78. Кодовый селектор блока 2 включает в себя элемент 77 сравнения и два элемента И 79 и 80. При совпадении кода номера блока 2 с текущим кодом на магистрали управления элемент сравнения выдает сигнал, разрешающий работу мультиплексора 76 и .элемента И 79. Импульсы с входа 51

30

35

40

45

50

55

0

5

0

5

через элемент И 79 и элемент 74 задержки осуществляют прибавление единицы в счетчик 78, код которого управляет работой мультиплексора 76, который подключает к выходу блока 2 соответствующий регистр 75. Обнуление счетчика 78 происходит через элемент И 80 при поступлении маркера кадра данного блока.

Устройство работает следующим образом.

Блоки 2 ввода информации коммутируют и преобразуют входные сигналы, каждый по своему алгоритму. Результатом преобразования входных сигналов является параллельный двоичный код, выдаваемый блоками 2 в магистраль данных устройства. Информативность блока 2 определяется количеством информационных слов в секунду, выдаваемых данным блоком по запросу блока 4 управления, который формирует адреса обращения к блоку 2. Каждому блоку 2 присваивается свой адрес - порядковый номер, который расшифровывается кодовым селектором. Таким образом, в каждом блоке 2 осуществляется выборка только тех адресов, код которых совпадает с номером, установленным в соответствующем блоке 2. Приоритетный блок формирования адреса включен в устройство на правах блока 2, имеющего собственный номер и кодовый селектор.

В таблице приведен пример построения кадра системы.

2 1 1 3 2 2 2 2 2 1 1 3 2 2 2

1 4 2 3 5 5 5 5 1 4 2 3 5 5 5

1 О О О О О О О О О О О О О О

1 1 О

1 о о о о о о о о о о о

Продолжение таблицы

Работа устройства определяется кадром системы, загружаемым в узел 55 блока 4.

Каждое управляющее слово узла 55 содержит код адреса блока 1, код адреса блока 2, разряд маркера блока 2 и разряд маркера системы. Слова узла 55 периодически выдаются в управляющую шину устройства и сопровождаются двумя импульсами - первый предназначается для блока 2 и является Запросом чтения информации, второй используется в блоках 1 в качестве строба информации Код адреса бло- 1са 1 поступает во все блоки 1 и указывает направление выдачи информации. По коду адреса обеспечивается распараллеливание информационного потока по нескольким выходам. Кодовый адрес блока воспринимается блоком, код которого совпадает с кодом адреса на шине управления. Код адреса блока 2 поступает во все блоки 2, включая блок 6. Частота выдачи слов узлом 55 определяется выбираемой частотой генератора 58 импульсов блока 4. Импульс частоты генератора 58 прибавляет 1 в счетчик 56 и производит обращение к узлу 55.Этот же импульс, задержанный элементом 53 задержки на время, необходимое для срабатывания узла 55, обеспечивает запись управляющего слова в регистр 54. Этот же импульс поступает на выход 51 как импульс запроса чтения соответствующих блоков 2 и блока 6. Задержанный элементом 52 задержки импульс генератора 58 поступает на выход 59 блока 4 и далее на входы всех блоков 1 в качестве строба информации. Если в управляющем слове присутствует маркер системы, тогда импульс с выхода элемента 53 задержки через элемент И 57 устанавливает счетчик 56 в нуле

5

0

5

0

5

0

5

0

5

вое состояние, и цикл работы устройства повторяется.

I На вход 8 блока 5 селекции данных поступают данные в виде фазоманипули- рованного кода. Каждый информационный массив данных представляет собой одно командное и определенное число информационных слов. Блок 5 селекции данных выбирает только те информационные массивы, которые заданы. Тем самым система не перегружается посторонней информацией. Декодер 9 обеспечивает декодирование принимаемых массивов |И йормирует на выходе признаки командных и информационных слов, последовательный двоичный код данных, сигнал Посыпка данных и импульсы синхронизации Декодер 9 выполнен на микросхеме 588ВГЗ. При поступлении с декодера 9 признака командного слова триггер 21 сигналом с одновибратора 16 устанавливается в 1, а триггер 18 устанавливается в О. Формирование командного слова осуществляется в сдвиговом регистре 14. После приема командного слова в регистр 14 часть его, содержащая признак массива данных, дешифрируется дешифратором 20. При этом, если соответствующий выход дешифратора 20 разрешен установкой единичного потенциала на коммутаторе 19, то на входе D триггера 18 будет также единичный потенциал, и сигнал одновибратора 15 через элемент 22 задержки и элемент И 12 переведет триггер 18 в единичное состояние, а импульс с выхода элемента 23 задержки через элемент И 11 поступит на выход 25 блока и далее в блок 6 в качестве сигнала запроса на запись данного командного слова. Вслед за командным словом пройдет весь массив из информационных слов, принадлежащий данному командному слову. При этом триггер 21 будет установлен в нулевое состояние по первому же признаку информационного слова сигналом с одновибратора 17, поэтому элемент И 12 будет заблокирован и триггер 18 останется в единичт, ном состоянии до следующего командного слова. Все командные и информационные слова запоминаются в буферном регистре 13 после их формирования в регистре 14. Если командное слово не разрешено на коммутаторе 19, тогда триггер 18 не будет установлен в единичное состояние и весь информационный массив, принадлежащий данному ко

15

мандному слову, будет заблокирован. Выходная информация поступает на выход 24 блока из буферного регистра 13 и триггера 21. Временная диаграмма работы блока 5 приведена на фиг.8. Из блока 5 информация поступает в блок 3 памяти. Совмещение процессов записи и чтения информации в блоке 3 обеспечивается блоком 6. Посколь ку имеет место значительное различие в скорости приема информации в блок 5 и ее выдачи в устройство, блок 6, обеспечивая совмещение процесса записи и чтения данных в блоке 3 за счет организадии буферизации информации в плавающем объеме памяти, обеспечивает максимальную производительность системы.

Предположим, что в блоке 3 имеется информация, которая должна быть выдана и одновременно в блок 6 поступили два запроса: Запрос чтения и Запрос записи. Запросы запоминаются на соответствующих триггерах 35 и 36. Единичные потенциалы этих триггеров через элемент ИЛИ 42 разрешают работу элемента И 31, через который начинают проходить импульсы генератора 43, элементы 44-46 задержки формируют временную диаграмму работы блока, приведенную на фиг.9. Импульс с выхода элемента И 31 перезаписывает Запрос чтения из триггера 35 в триггер 37 и осуществляет прибавление 1 в счетчик 40. При этом перезаписи запроса на запись в триггер 38 не произойдет, поскольку импульс с выхода элемента 44 задержки будет заблокирован на элементе И 33 потенциалом единицы триггера 37. Таким образом, блок 6 выполнит сначала чтение данных из блока 3. Потенциал с выхода триггера 37 определяет рахим работы блока 3, а также управляет работой мультиплексора 41, через который в режиме чтения выдается в блок 3 адрес со счетчика 40. Импульс с выхода элемента 45 задержки поступает на выход 49 в качестве импульса обращения к блоку 3.

После завершения цикла чтения импульс с выхода элемента 46 задержки через подготовительный элемент И 28 сбрасывает триггеры 35 и 37 в ноль. Поскольку триггер 36 остается в единичном состоянии, то элемент И 31 продолжает оставаться открытым, и следующий импульс генератора пройдет

5

0

566

п

12

на выход элемента И 31. При этом запомненный на триггере 36 сигнал запроса на запись будет перезаписан в триггер 38 импульсом с выхода элемента 44 задержки через открытый элемент И 33. Одновременно в счетчик 39 будет прибавлена единица. Мультиплексор 41 нулевым потенциалом триггера 37 установлен в режим выдачи адреса записи со счетчика 39. После выдачи сигнала обращения к боку 3 с выхода элемента 45 задержки, триггеры 36 и 38 через открытый элемент И 29 устанавливаются в нулевое состояние. При этом элемент И 31 закрывается до следующих запросов записи или чтения. Когда содержимое счетчика 39 становится равным содержимому счетчика 40 после очередного обслуживания запроса на чтение, т.е. когда считан последний адрес блока 3, по которому записана инфор5

0

5

0

5

0

5

мация, элемент 27 сравнения подготовит к работе элемент И 34, и импульс с выхода элемента 46 задержки установит счетчики 40 и 39 в ноль. Кроме того, потенциал элемента 27 сравнения закроет элемент И 30, что приведет к блокировке запросов чтения информации. Запрос чтения будет возобновлен, когда в блок 3 начинает поступать новая информация и содержимое счетчика 39 станет отличным нуля. Для работы с блоком 6 не требуется формирования маркера блока 2 в блоке 4, поскольку информация имеет собственные командные слова, содержащие характеристику массивов данных.

Формула изобретения

1. Устройство для обмена данными между источником и приемником информации, содержащее первый блок вывода информации, блок памяти, группу блоков ввода информации, причем информационные входы блоков ввода информации группы образуют группу входов устройства для подключения к информационным выходам источников информации, информационный выход первого блока вывода информации является выходом устройства для подключения к информационному входу первого приемника информации, при этом информационный выход блока памяти соединен с информационными выходами блоков ввода информации группы и с информационным входом первого блока вывода информации, отличающееся тем, что, с целью

повышения производительности за счет обеспечения аппаратного распределения потоков выходной информации, в устройство введены приоритетный блок формирования адреса, блок селекции данных, М-1 блоков вывода информации и блок управления, причем информационный вход блока селекции данных является входом устройства для подключения к командным выходам источников информации, информационные выходы М-1 блоков вывода информации образуют группу вы- ходов устройства для подключения к информационным входам М-1 приемников информации, при этом первый строби- рующий выход блока управления соединен со стробирующими входами М блоков вывода информации, адресные входы которых соединены с адресными входами блока ввода информации группы, с адресным входом приоритетного блока формирования адреса и с адресными выходами блока управления, второй стробирующий выход которого соединен со стробирующими входами блоков ввода информации группы и с входом запроса чтения приоритетного блока формирования адреса, вход запроса записи которого соединен с выходами записи блока селекции данных, информационный выход которого соединен с информационным входом блока памяти, вход записи-чтения, синхровход, адресный вход и информационный выход которого соединены соответственно с выходом записи-чтения, с синхровыходами, с адресным выходом приоритетного блока формирования адреса и с информационными входами М-1 блоков вывода информации. 2. Устройство по п.1, отличающееся тем, что блок управления содержит генератор импульсов, счетчик адреса, узел памяти, регистр кода управления, элемент И, два элемента задержки, причем выход первого элемента задержки является первым стробирующим выходом блока, выход второго элемента задержки соединен с первым входом элемента И, с входом первого элемента задержки, с синхро- входом регистра кода управления и является вторым стробирующим выходом блока, первый информационный выход регистра кода управления является адресным выходом блока, при этом в блоке управления выход генератора импульсов соединен с входом второго

элемента задержки, с синхровходом

0

5

0

5

узла памяти и со счетным входом счетчика адреса, информационные входы которого соединены с информационными входами регистра кода управления, второй информационный выход которого соединен с вторым входом элемента И, выход которого соединен с установочным входом счетчика адреса, выход которого соединен с адресным входом узла памяти.

3. Устройство по п.1, отличающееся тем, что приоритетный блок формирования адреса содержит два элемента сравнения, четыре триггера, два счетчика, мультиплексор, семь элементов И, элемент ИЛИ, три элемента задержки, генератор импульсов, причем первый и второй входы

первого элемента сравнения являются соответственно адресным входом и входом установки адреса блока, первый вход первого элемента И является входом запроса чтения блока, единичный вход первого триггера является входом запроса записи блока, информационный выход мультиплексора является адресным выходом блока, выход второго триггера соединен с управляющим вхо0 дом мультиплексора, с первыми входами второго и третьего элементов И и являются выходом записи-чтения блока, выход первого элемента задержки соединен с входом второго элемента за$ держки и является синхровыходом блока, при этом выход генератора импульсов соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента ИЛИ, пер

выи вход которого соединен с выходом третьего триггера и с первым входом пятого элемента И, второй вход которого соединен с выходом четвертого элемента И и входом третьего элемента

задержки, выход которого соединен с входом первого элемента задержки и с вторым входом третьего элемента К, третий вход которого соединен с вторым входом элемента ИЛИ и с выходом

первого триггера, нулевой вход которого соединен с выходом шестого элемента И и с нулевым входом четвертого триггера, выход которого соединен с первым входом шестого элемента И,

второй вход которого соединен с вторым входом второго элемента И, с выходом второго элемента задержки и с первым входом седьмого элемента И, второй вход которого соединен с выходом второго элемента сравнения и с вторым входом первого элемента И, третий вход и выход которого соединены соответственно с выходом первого элемента сравнения и с единичным входом третьего триггера, нулевой вход которого соединен с выходом второго элемента И и с нулевым входом второго триггера, единичный вход которого соединен с выходом пятого элемента И и со счетным входом первого счетчика, выход которого соединен с первыми информационными входами мультиплексора и второго элемента сравнения, вторые информационные входы которых соединены с выходом второго счетчика, счетный вход которого соединен с выходом третьего элемента И и с единичным входом четвертого триггера, установочные входы первого и второго счетчиков соединены с выходом седьмого элемента И.

4. Устройство по п.отличающееся тем, что блок селекции данных содержит декодер, сдвиговый регистр, два триггера, буферный регистр, дешифратор, коммутатор, три элемента И, два элемента задержки, три одновибратора, причем информационный вход, декодера является информационным входом блока, информационный выход буферного регистра и выход первого триггера, соединенные с первым входом первого элемента И, образуют информационный вход блока, выход второго элемента И является выходом запроса записи блока, управлякшше входы

5

0

5

0

5

коммутатора образуют входы задания кода блока, при этом в блоке селекции данных информационный выход декодера соединен с информационным входом сдвигового регистра, синхровход которого соединен с выходом третьего элемента И, четвертый вход которого соединен с первым синхровыходом декодера, второй синхровыход которого соединен с вторым входом третьего элемента И и с входом запуска первого одновибра- тора, выход которого соединен с входом записи буферного регистра и с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки и с вторым входом первого элемента И, выход которого соединен с синхровходом второго триггера, нулевой вход которого соединен с единичным входом первого триггера и с выходом второго одновиб- ратора, вход запуска которого соединен с третьим синхровходом декодера, четвертый синхровыход которого соединен с входом запуска третьего одно- вибратора, выход которого соединен с нулевым входом первого триггера, выход второго элемента задержки соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго триггера, информационный вход которого соединен с выходом коммутатора, информационные входы которого соединены с выходами дешифратора, информационные входы которого и буферного регистра соединены с информационными выходами сдвигового регистра.

ts

&

Изобретение относится к вычислительной технике и может быть использовано в локальных сетях сбора и обработки больших массивов измерительной информации от различных объектов. Цель изобретения - повышение пропускной способности и производительности системы. Устройство содержит M блоков вывода информации, группу блоков ввода информации, блок управления, блок памяти, приоритетный блок формирования адреса, блок селекции данных. 3 з.п. ф-лы, 9 ил., 1 табл.

U7 Ц8

-jrn

aopfca

0

«

tfaMcttffaffe с/г0йо

w

вых. 10

J-Lnn-TUi-n-n-n-ri-n

Вш. 13

8ых /4

F77 S&/%. 21

А/ж /

6 tx-16,25

#ff$faex06 #0#ёло о6НоЗВломаб

Ж

i

Фа г. 8