Генератор сочетаний Советский патент 1985 года по МПК G06F1/02 

га, прямой и инверсный выходы второ рого триггера которого соединены с вторым управляющим входом коммутатора, выход мультиплексора соединен с входом синхронизации первого триггера блока выделения порога, вход установки в О которого соединен с выходом формирователя импульсов, входом установки в О второго триггера блока формирования бита и входом установки сумматора, выходы .элементов И-НЕ и ИЛИ блока выделения порога подключены к входам синхронизации соответственно первого и второго регистров сдвига, информационные входы регистров сдвига с первого по третий соединены соответственно с выходом второго регистра сдвига, входом нулевого потенциала г1енератора и выходом первого регистра сдвига, вход

6090

синхронизации и выход третьего регистра сдвига соединены соответственно с тактовым входом и вторым входом элемента И генератора, вход установки порога которого соединен с информационным входом мультиплексора, управляющий вход которого соединен с выходом второго регистра сдвига, последовательные входы регистров сдвига с первого по третий соединены с входами соответственно нулевого, единичного и нуле- , вого потенциалов генератора, информационный вход первого и второго триггеров блока выделения порога и сдвигового регистра кодового слова соединены соответственно с входом единичного потенциала генератора, выходом старшего разряда первого регистра сдвига и входом нулевого потенциала генератора.

ГЕНЕРАТОР СОЧЕТАНИЙ, содержащий сдвиговый регистр кодового слова, элемент И и элемент ИЛИ, отличающийся тем, что, с целью расширения области примене-. ния путем увеличения диапазона перебираемых сочетаний без увеличения аппаратных затрат, в него введены сумматор, блок формирования бита и блок вьщеления порога, причем зы ход сумматора соединен с последовательным входом сдвигового регистра кодового слова, выход которого соединен с первымвходом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с входом управления перебором сочетаний генератора, выход элемента ИЛИ соединен с перBbw информационным входом сумматора и вьпсодом генератора, вход синхронизации л у 1равляющий вход. сдвигового регистра соединены соответственно с тактовым входом и вхоft{ i установки в О генератора, причем блок формирования бита содержит элемент И, элемент НЕ, два триггера и коммутатор, первый управляющий вход и выход которого соединены соответственно с входом управления. режимом повторения генератора и вторым информационным входом сумматора, вход синхронизации которого соединен с выходом элемента НЕ и входами синхронизации первого и второго триггеров, информационные входы которых соединены соответственно с входом управления циклом генератора и выходом элемента И блока формирования бита, первый и второй входа элемента И блока формирования бита соединены соответственно с выходом элемента ИЛИ и инверсным выходом второго триггера, первый и второй информационные входы коммутатора соединены соответственно с выходом элемента И блока формирования бита и (Л прямым выходом первого триггера, вход элемента НЕ соединен с тактовым входом генератора, причем блок выделения порога содержит два элемента НЕ, формирователь импульсов, элемент И-НЕ, элемент ИЛИ, два триггера, мультиплексор и три регистра сдвига, тактовый вход генератора 9д 9) соединен с первыми входами элемен тов И-НЕ и ИЛИ блока вьщеления поО СО рога, вторые входа которых соединены соответственно с в лходом сумматора и выходом первого триггера блока вьщеления порога, управляющие входы регистров сдвига с первого по третий соединены и подключены к входу управления циклом генератора, входу формирователя импульсов и входу первого элемента НЕ блока вьщеления порога, выходь первого и второго элементов НЕ блока вьщеленкя порога соединены с входами соответственно синхронизации и установки в О второго триггера блока вьщеления поро

Изобретение относится к диагностике цифровой вычислительной техники и может быть использовано при ад-тестации кодеков в цифровой магнитной записи.

Для определения исправляющей способности кодеков и нахождения в них неисправностей при монтаже и эксплуатации осуществляют имитацию известных значений ошибок в канале. В частности, циклические и сверточные коды малой и средней длины достаточно аттестовать известными сигналами наборов сочетаний вводимых ошибок, количество которых не превышает исправляющей способности применяемых кодов, что существенно сокращает время аттестации кодека по сравнению с методом генерации перебора случайных и псевдослучайных последовательностей, вводимых в качестве сигналов ошибок. При аттестагщи сверточных кодеков пачками вводимых ошибок возможно явление распределения ошибок, поэтому необходима имитация ошибок с переменными весами, не превьш1ающими заданного порога.

Целью изобретения является расширение области применения путем увеличения диапазона перебираемых сочетаний без увеличения аппаратных затрат.

На чертеже представлена блок-схема генератора.

Генератор содеряа1т сдвиговый регистр 1 кодового слова, элемент ИЛИ 2, элемент И 3, вход 4 генератора, вход 5 блока выделения порот га 6 и его выходы 7 и 8, вход 9 блока формирования бита 10 и его входы 11-13, выходы 14 генератора, сумматор 15, выход 16 блока формирования бита, входы 17-19 блока вьщеления порога, мультиплексор 20, регистры 21 и 22 Сдвига, триггер 23, формирователь 24 импульса, элемент ИЛИ 25, вход 26 тактов генератора, элемент И-НЕ 27, регистр 28 сдвига, триггер 29, элемент НЕ 30, вход 31 управления циклом генератора, элемент НЕ 32, триггер 33 сумматора, триггер 34, коммутатор 35, элемент И 36, триггер 37, элемент НЕ 38, сумматор 39 по модулю два сумматора, . коммутато1 40 сумматора, сумматор

3

41 по модулю два сумматора, вход 42 установки в ноль генератора.

Генератор работает следующим образом.. .

В исходном состоянии по тине .42 от заднего фронта импульса устанавливают на выходе сдвигового регистра 1 комбинацию, состоящую из , а- на шины 19 установки порога Р поступают соответствующие потенциалы. Аналогично подают потенциалы на шины 4 и 12 установки режима перебора сочетаний и режима повторения выбранной комбинации, причем на шине 4 нулевой уровень .соответствует режиму перебора сочетаний с переменным весом, единичный уровень .- режиму перебора сочетаний с постоянным весом, а нулевой потенциал на шине 12 блокирует сложение единичных битов с комбинациями, генерируемыми регистром 1. Для правильной работы предлагаемого устройства в ждущем режиме единичные потенциалы на шине 12 должны быть кратными по длительности циклам кодовых слов и поступать синхронно с сигналами на шине 31 синхронизации по циклам слов комбинации.

В первом режиме - непрерывного перебора сочетаний с переменным весом - на шины 4 и 12 подают соответственно логические О и и элемент И 3 запрещает прохождение сигналов с выхода 7 блока 6. В результате сигналы с выхода регистра 1 беспрепятственно поступают на сумматор 15 и блок 10 формирования, бита.

В блоке 6 в конце каждого цикла кодового слова комбинации по шине 31 задним фронтом импульса записи, .длительность которого меньше половины периода тактовой частоты синхронизации, осуществляют запись нулей в регистр 21 и перезапись йрадыдущих состояний из регистра 21 в регистр 22, из регистра 22 в регистр 28. Импульсом с формирователя 24 триггер 23 устанавливается в исходное единичное состояние, в результате чего через элемент ИЛИ 25 проходят тактовые импульсы на регистр 21 и в него записываются логические 1 до тех пор, пока (по установленному порогу Р) на Р-м выходе регистра 21 не появится единичный .уровень, который по открытому ка-;

налу Р, установленному в мультиплексоре 20 сигналами заданного порога на адресных входах, переводит триггер 23 в обратное состояние и, соответственно, в регистр 21 записывается количество 1, равное установленному порогуР. В конце каяадого цикла эти 1 переписываются в регистр 22 до тех. пор, пока не будет изменен порог или обнулен ре. тистр 21. Б следующем цикле тактовые импульсы, поступающие на регистр 22, модулируются единичньми сигналами кодовых комбинаций, пос- тупающих с выхода сумматора 15 -через элемент И-НЕ 27, т.е. если з комбинации гфисутствует один единичный бит или b бит, то количест.во тактовых импульсов, соответственно, - один или b. Информационные входы регистра 22 подключены . зеркально к выходам регистра 21, соответственно, тактовые сигналы, регистра 22 передвинут 1 и очис- . тят регистр 22 на один или b единичных бит. Если.Ь Р, то в регистре 22 остается (р-Ь) единичных бит, а в случае р Ь регистр 22 полностью очищается от записанных ранее 1. в конце цикла с. вьгхода ft в

режиме переменного веса в триггер 29 переписываются логические 1 или О, что соответствует несовпадению

или совпадению веса комбинации с установленным порогом Р. Парафазные

выходы триггера 29 управляют коммутатором 35 , который при весе комбинации, меньшем Р, пропускает единичный бит в начале каждого цикла, сфор|мированный триггером 37 от сигнала синхронизации по циклам на-шине 31, а при весе, равном Р, пропускает единичный бит синхронно с первым

младшим единичным битом комбинации, сформированным на триггере 34 и элементе И 36.

Формир.ование этого бита идет таким образом. В исходном состоянии в конце цикла формирователем24

строба по входу установки в О триггера 34 на инвертирующем выходе устанавливается 1, которая разрешает прохождение первого единичного бита комбинации, появление которого

на информационном входе триггера 34 переводит в следующем периоде тактовой синхронизации его инвертируюпдай выход в нулевой потенциал. . 5 . , который запрещает гфохождение сигналов комбинации до конца цикла ко дового слова. Единичный бит, сформированный в формирователе 10, скл дывается со значением кодового сло ва, возникающего на выходе элемен.та ИЛИ 2, .в сумматоре .15. Результа сложения задерживается регистром 1 на кодовое слово и процесс повторяется. Пусть установленный порог Р 3 После установки регистра 1 в О в первом цикле на его выходе возни кает комбинация 00...00. Если потенциал записи на шине 42 удерживался перед началом работы устройства в зада:нн6м режиме в течени цикла кодового слова, то в регистр 22 запишутся 1 единицы, и тригге 29 установит коммутатор 35 на прохождение единичного, бита в начале цикла кодового слова и -этот единич ный бит. суммируется с проходящими через элемент ИЛИ 2 сигналами ком.бинаций. Б результате после задерж ки на кодовое слово на выходе ячей ки появятся комбинации: А . ..О, АЗ 010.,.О, А5 .110... А7 . 1110.. .0.; Однако во время формирования , а 1110.. .0. на выходе сумматора 15 к концу кодового слова регистр 22 очистится от записанных ранее 1, и триггер 29 в:следующем а -цикле переключит коммутатор 35.на прохождение единичного бита, сформ рованного синхронно с первым млад,шим бдиничйьм битом кодовой комбинации а, и результатом сложения сумматором 15 будет а 00010...О вес данной комбинации b 3 и поэто му в начале следующего ag - цикла пороговый блок 6 переключит коммут тор 35 обратно на прохождение единичного бита, формируемого в начале ag цикла кодового слова. До комбинации а, 01110...0 идет обычный двоичный счет, следующая комбинация при двоичном счете 11110...0, вес которой превышает заданный, однако этого не произойдет и появится комбинация а, 000010...0. : Таким образом, в этом режиме устройство перебирает все значения двоичных чисел с весом каждого, не превышающим установленного порога Р 3 по всем п разрядам кодо вого слова. 06 , В конечном итоге последняя комбинация Яц О,. .Ol 1 1 и, так как в ко.нце любого цикла кодового слова триггер 33 сумматора 15. сбрасывается стробом формирователя 24 в исходное состояние, сигнал переноса в последовательном сумматоре 15 отсутствует и следуюпие комбинации будут. . . . а,, а, .00...00, .г V10---0. т.е. цикл перебора сочетаний повторяется .. . Количество комбинаций N в цикле перебора при различных порогах соответственно равно N С, + Cf. +.С,.+ . .. + Сп + с +рс;.+ V fJ ,(1) t Например, при Р 3 и п 23 М - г г 4- Г N - С.,, f- СJ, + С, 2047, т.е. устройство задает все. ошибки, например, для кода Голлея. Во втором режиме непрерывного перебора сочетаний, заданного веса Р на шины 4 и 12 подают потенци-ал логических 1 и элемент И 3 ра.зрешает прохождение сигналов с выхода 7 порогового, блока 6, в котоом все элементы, кроме .триггера 29, продолжают работать в описанном превдё первом режиме. Триггер 29 по входу установки в О потенциалом шины 4 установлен в состояние, разрешающее прохрлдение через коммутатор 35 сигналов с формирователя 10 единичного бита сигнала еди1|ичного бита, синхронного с младшим единичным битом комбинации а . В результате сложения сумматором 15 комбина ции а на выходе элемента ИЛИ 2 и единич-НОГ9 бита, синхронного с младшим .. единичным битом комбинации, аналогично предьщущему режиму, на выходе сумматора 15 появляются комбинации а с переменным весом и, так как очистка регистра 22 происходит на величину, равную весу b комбинации а , появляющейся на входе 17 блока 6, в регистр 28 записывается количество единиц равное р-Ь, соответствующее разности весов порога Р и веса b комбинации а. . В момент считывания задержанного кодового слова а к нему из регистра 28 через элемент ИЛИ 2 в начале новой комбинации добавляется Р-Ь .бит и

на выходе 14 устройства появляется новая комбинация st с постоянньм весом, равным Р.

В третьем режиме - повторения выбранной комбинации - на шине 12 присутствует потенциал нуля, в результате выход коммутатора 35 заперт, и на второй вход сумматора 15 сигналы не поступают, а это значит, что записанная в регистр 1 комбинация каждый раз вновь поступает на вход регистра 1 без изменения и про исходит многократное повторение выбранной комбинации. Третий режим может быть осуществлен автоматически от устройств сравнения кодов или систем определения неисправностей (на чертеже не показаны) при появлении определенного сигнала путем образования обратной связи на шину 12, т.е. как только система измере-. ния определит соответствующее различие, она вырабатывает сигнал логи166090 .8

ческого О на шину 12. Тогда в устройстве перебора сочетаний происходит многократное повторение кодовой комбинации задаваемых ошибок, и оператор в состоянии детально исследовать неисправность измерительными приборами в определенных контрольных точках испытуемого устройства.

Таким образом, введение в схему 10 устройства последовательного сумматора, блока формирования бита и блока выделения порога (с соответствующими связями) позволяет расширить диапазон перебираемых сочета15 НИИ, причем использование одной функции порогового блока позволяет получить режим перебора сочетаний с переменным весом, а другой - с поспостоянным.

20

Аппаратзфная реализация предлагаемого генератора значительно проще, чем известного прототипа.