Синтезатор частот Советский патент 1986 года по МПК H03B19/00 

Изобретение относится к радиотехнике и может быть использовано для получения сетки стабильных частот в приемопередающей и измерительной аппаратуре.

Цель изобретения - упрощение синтезатора частот.

На чертеже представлена структурная электрическая схема синтезатора частот.

Синтезатор частот содержит опорный генератор 1, накопитель 2 кодов, D-триггер 3, регистр 4 памяти, мультиплексор 5,цифро- аналоговый преобразователь (ЦАП) 6, интегрирующее звено 7, триггер 8, элемент ИЛИ-НЕ 9, элемент 10 разряда.

Синтезатор частот работает следующим образом.

Число М, задающее частоту синтезируемого сигнала, поступает на кодовый вход накопителя 2 кодов, имеющего емкость N, и на второй вход мультиплексора 5. Процесс заполнения емкости N с постоянным приращением М происходит с тактовой частотой fo сигнала опорного генератора 1, поступающего на тактовый вход накопителя 2 кодов. Импульс, формируемый накопителем 2 кодов при переполнении, поступает на тактовый вход регистра 4 для записи кодового числа Р, оставщегося в накопителе 2 кодов после переполнения, и одновременно на D-вход D-триггера 3 для установки его в состояние «1. Сброс в состояние «О происходит в момент прихода бли- жайщего импульса выходного сигнала опорного генератора 1 на вход синхронизации D-триггера 3. Сформированный D-тригге- ром 3 сигнал задержан относительно импульса переполнения на один период тактовой частоты. Логическое суммирование выходного сигнала D-триггера 3 и импульса переполнения накопителя 2 кодов осуществля ет элемент ИЛИ-НЕ 9. Выходные сигналы D-триггера 3 и элемента ИЛИ-НЕ 9 поступают соответственно на первый и второй управляющие входы мультиплексора 5, который обеспечивает передачу одного из трех кодовых чисел на вход ЦАП 6: число «О - во время действия импульса переполнения; чило «Р - при формировании логической «1 на выходе D-триггера; число М - при формировании логической «1 на выходе элемента ИЛИ-НЕ.

ЦАП 6 преобразует входную последовательность чисел в аналогичную последовательность выходных напряжений, при этом на вход интегрирующего звена 7 поступают квантованные по уровню и времени значения сигнала. Поскольку скорость изменения напряжения на выходе интегрирующего звена 7 пропорциональна входному напряжению в текущий момент времени, то на первом интервале времени элемент 10 разряда производит разряд и установку интегрирующего звена 7 в исходное нулевое состояние, в течение второго и третьего временных интервалов напряжения на

5

0

5

0

0

5

0

5

выходе интегрирующего звена 7 возрастают пропорционально числам Р и М соответственно. В результате сигнал и„ на выходе интегрирующего звена 7 по форме может быть аппроксимирован отрезками прямых линий, причем на третьем временном интервале сигнал имеет постоянный наклон, так как М - число постоянное, и повторяется с постоянным периодом Т T-N/M в диапазоне выходных напряжений интегрирующего звена.

-о6(М-1)То«Ц,с1(М-1)Т, +сСМ(К-1)Т, ,

где а - постоянный коэффициент преобразования ЦАП 6 и интегрирующего звена 7;

(H/M) - целая часть отноще- ния величины емкости накопителя 2 кодов к входному числу М;

То 1/fo - период частоты опорного генератора 1;

Т - период выходного сигнала синтезатора.

Порог срабатывания триггера 8 выбирается в диапазоне напряжения и„.

Таким образом, в синтезаторе частот преобразование нормированного выходного напряжения ЦАП 6 в сигнал требуемой формы осуществляется интегрирующим звеном, что позволяет простыми техническими средствами, например RC-цепью, получить требуемую точность компенсации фазовой ощибки выходного сигнала накопителя кодов. Режимы работы мультиплексора 5, элемента ИЛИ-НЕ 9 и элемента 10 разряда просты и эти элементы не требуют регулировки и настройки, что упрощает синтезатор частот. Формула изобретения

Синтезатор частот, содержащий последовательно соединенные опорный генератор, накопитель кодов и регистр памяти, цифро- аналоговый преобразователь, триггер и D- триггер, вход синхронизации которого соединен с выходом опорного генератора, а D-вход D-триггера объединен с тактовым входом регистра памяти и подключен к выходу переполнения накопителя кодов, кодовый вход которого является кодовым входом синтезатора частот, отличающийся тем, что, с целью его упрощения, в него введены мультиплексор, элемент ИЛИ-НЕ, интегрирующее звено и элемент разряда, управляющий вход которого объединен с первым входом элемента ИЛИ-НЕ и подключен к выходу переполнения накопителя кодов, второй вход элемента ИЛИ-НЕ объединен с первым управляющим входом мультиплексора и подсоединен к выходу D-триггера, выход элемента ИЛИ-НЕ подключен к второму управляющему входу мультиплексора, первый и второй кодовые входы которого соединены соответственно с выходом регистра памяти и кодовым входом накопителя кодов, выход цифроаналогового

1256132 34

преобразователя подключен к входу интегри- мента разряда, а выход мультиплексора сое- рующего звена, выход которого подключен к динен с входом цифроаналогового преоб- входу триггера и сигнальному входу эле- разователя.

Изобретение относится к радиотехнике и упрощает устройство. Устройство содержит опорный г-р 1, накопитель 2 кодов, D-триггер 3, регистр 4 памяти, мультиплексор 5, ЦАП 6, интегрирующее звено 7, триггер 8, эл-т ИЛИ-НЕ 9, эл-т Ю разряда. Преобразование нормированного выходного напряжения ЦАП 6 в сигнал требуемой формы осуществляется интегрирующим звеном, что позволяет простыми техническими средствами, напр. RC-цепью, получить требуемую точность компенсации фазовой ощибки выходного сигнала накопителя кодов. Режимы работы мультиплексора 5, эл-та ИЛИ-НЕ 9 и эл-та 10 разряда просты и эти эл-ты не требуют регулировки и настройки. 1 ил. $ (Л дб/JfOd to ел Од 00 1C