Вьмад
название | год | авторы | номер документа |
---|---|---|---|
Синтезатор частот | 1985 |
|
SU1256132A1 |
Синтезатор частот | 1988 |
|
SU1656680A1 |
Синтезатор частот | 1987 |
|
SU1501265A1 |
Синтезатор частот | 1987 |
|
SU1501246A1 |
Цифровой синтезатор частот | 1989 |
|
SU1714784A1 |
Цифровой синтезатор частоты | 1987 |
|
SU1515364A1 |
Цифровой синтезатор частот | 1989 |
|
SU1704265A1 |
Цифровой синтезатор частот | 1981 |
|
SU978314A1 |
Синтезатор частот | 1986 |
|
SU1337990A1 |
Синтезатор частот | 1987 |
|
SU1417165A1 |
Изобретение относится к области радиотехники. Повышается спектральная чистота выходного сигнала. содержит опорный генератор,накопитель кодов 2, два D-триггера, 3,7, регистр памяти 4, генератор линейно изменяющегося напряжения (ГЛИН) 5, ПАП 6, мультиплексор 8, триггер 9. Формирование выходного сигнала ГДИН 3 осуществляется одним ЦАП 6. Изменение величины выходного тока 11АП 6 не отража ется на масштабе преобразования различных значений кодовых чисел, посту- паюп1их на его вход. Изменение постоянной времени заряда ГЛИН 5 не приводит к образованию опшбки компенсации на линейном участке, т.к. одновременно изменяется скорость нарастания напряжения на обоих отрезках формируемого сигнала ГЛИН 5. Козф. ослабления помех не зависит от воздействия типа изменения параметров от колебаний температуры, уходов напряжения пита ния, старения эл-тов. Цель достигается введением последовательно соединенных D-триггера 7 и мультиплекг- сора 8. I ил. иС (Л
ел
Изобретение относится к радиотех нике и может быть использовано для получения сетки стабильных частот в приемопередающей и измерительной
аппаратуре.
Цель изобретения - повышение спектральной чистоты выходного сигнала.
На чертеже представлена структурная электрическая схема синтезатора частот.
Снтезатор частот содержит опорный генератор 1, накопитель 2 кодов, первый D-триггер 3, регистр 4 памяти генератор линейно изменяющегося на- пряжения (ГЛИН) 5, цифроаналоговый преобразователь (ЦАП) 6, второй D- триггер 7, Мультиплексор 8, триггер 9.
Синтезатор частот работает следу- ющим образом.
Число М, задающее частоту синтезируемого сигнала, поступает на ко- довьй вход накопителя 2 кодов, имеющего емкость N, и на второй вход мультиплексора 8. Процесс заполнения М происходит с частотой fg сигнала опорного генератора 1, поступающего на тактовый вход накопителя 2 кодов. Импульс, формируемый накопителем 2 кодов при переполнении, поступает на управляющий, вход регистра А, для записи кодового числа Р оставшегося в накопителе 2 кодов после переполнени
и одновременно на вход первого D-триг 35 соответствует периоду синте- гера 3, для установки его в состояние зируемого сигнала. На входы второго 1. Первый D-триггер 3 производитD-триггера 7 и ГЛИН 5 приходит сигнал
сброс в состояние О от импульсов,с инве рсного выхода первого D-триггера 3. Информация на выходе мультиплек
поступающих на другой его вход с выхода опорного генератора 1. Поскольку D-вход второго D-триггера 7 подключен к инверсному выходу первого D-триггера 3, то установка второго D-триггера 7 в состояние 1 происходит синхронно сбросу первого D- триггера 3 в О. Сброс второго D- триггера 7 производится импульсами опорного генератора 1, поступающими на другой его вход. Выходной сигнал второго D-триггера 7 поступает на управляющий вход мультиплексора 8 и производит выбор одного из двух каналов. При логической 1 мультиплексор 8 пропускает на вход ЦАП 6 кодовое значение числа Р, записанное в ре гистр А, а при логическом О мультиплексор 8 пропускает на свой выход число М с кодового входа синтезатора. В результате выходной ток ЦАП 6 про40
45
50
сора 8 периодически изменяется при воздействии управляющих сигналов с выхода второго D-триггера 7. Мультиплексор 8 пропускает в течение одного периода тактовой частоты на свой выход значение остатка Р, записанного в регистр А после переполнения накопи теля 2 кодов. В остальное время на выход мультиплексора поступает кодовое значение входного числа М. ГЛИН 5 переходит в ждущий режим за вреМя , длительности импульса выходного сигнала первого D-триггера 3. В следую щий интервал времени, равный Т, выходной сигнал ГЛИН 5 нарастает про порционально току ЦАП 6, преобразующему значение остатка Р, после чего ЦАП 6 выдает ток, соответствующий входному числу М, в течение несколь - ких пернодлв опорного сигнала. Доста-
порционален значению числа Р при установке второго D-триггера 7 в состояние 1 и пропорционален значению числа М при сбросе в состояние О. Поскольку выход ЦАП 6 соединен с токозадающим входом ГЛИН 5, то измене ния выходного тока ЦАП 6 однозначно определяют скорость нарастания выходного напряжения ГЛИН 5 на соответствующих временных интервалах. ГЛИН 5 находится в режиме линейно изменяюще - гося напряжения с момента сброса в состояние О первого D-триггера 3 и переходит в ждущий режим при установлении данного триггера в состояние М. Порог срабатьшания триггера 9 выбирается на лишенном участке выходного сигнала ГЛИН 5, определяемом выходным током ЦАП 6, пропорциональным входному числу М.
Процесс изменения информации на кодовом выходе накопителя 2 кодов, . происходит в дискретные моменты време ни пТ, где Т - период следования импульсов опорного генератора 1. Приращение информации равно постоянному числу М.При переполнении в накопитель кодов записьшается значение остатка Р. Период последовательности импульсов на выходе первого D-триггера 3 изменяется дискретно и не равен периоду синтезируемого,сигнала. Однат- ко средний период последовательности.
0
5
0
сора 8 периодически изменяется при воздействии управляющих сигналов с выхода второго D-триггера 7. Мультиплексор 8 пропускает в течение одного периода тактовой частоты на свой выход значение остатка Р, записанного в регистр А после переполнения накопи теля 2 кодов. В остальное время на выход мультиплексора поступает кодовое значение входного числа М. ГЛИН 5 переходит в ждущий режим за вреМя , длительности импульса выходного сигнала первого D-триггера 3. В следую щий интервал времени, равный Т, выходной сигнал ГЛИН 5 нарастает про порционально току ЦАП 6, преобразующему значение остатка Р, после чего ЦАП 6 выдает ток, соответствующий входному числу М, в течение несколь - ких пернодлв опорного сигнала. Доста-
141
точно установить порог срабатьшания триггера 9, причем длительность периода равна периоду синтезируемого сиг
нала.
Таким образом, в предлагаемом синтезаторе частот формирование выходного сигнала ГЛИН 5 осуществляется одним ЦЛП 6, что исключает ошибку, об разующуюся в известном в результате сопряжения выходных сигналов двух ЦАП и генератора изменяющегося напряжения. Изменение величины выходного тока ЦАП 6 не отражается на масштабе преобразования различных значений кодовых чисел, поступающих на его вход. Изменение постоянной времени заряда ГЛИН 5 в предлагаемом синтезаторе не приводит к образованию ошибки компенсации на линейном участке, поскольку одновременно изменяется скорость нарастаиия напряжения на обоих отрезках формируемого сигнала ГЛИН 5. Следовательно, коэффициент ослабления помех предлагаемого синтезатора не зависит от влияния воздействия типа изменения параметров от колебаний температуры окружающей среДы, уходов напряжений; питания, старения злементов, изменения линейных.режимов работы элементов.
Составитель Ю.Ковалев Редактор Н.Бобкова Техред Л.Олийнык Корректор О.Кравцова
Заказ 3885/54
Тираж 928
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5
О
Формула изобретения Синтезатор частот, содержащий последовательно соединенные опорный генератор, накопитель кодов и регистр памяти,последовательно соединенные первый D-триггер и генератор линейно изменяющегося напряжения, триггер и нифроаналоговый преобразователь, вы- ход которого соединен с токозадагощим входом генератора линейно изменяющего ся напряжения, первый вход первого D-триггера соединен с выходом опорног го генератора, второй вход первого D-триггера объединен с управляющим входом регистра памяти и подключен к выходу переполнения накопителя кодов, отличающийся тем, что, с целью повышения спектральной чистоты выходного сигнала, между выходом опор ного генератора и кодовым входом цифроаналогового преобразователя введены последовательно соединенные второй D-триггер и мультиплексор, пер вый и второй кодовые входы которого соединены соответственно с выходом ре гистра памяти и с кодовым входом накопителя кодов, второй вход второго D-триггера соединен с выходом первого D-триггера, а выход генератора линейно изменяющегося напряжения подключен к входу триггера.
Подписное
Синтезатор частот | 1982 |
|
SU1061235A1 |
Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
Цифровой синтезатор частот | 1981 |
|
SU978314A1 |
Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
Авторы
Даты
1988-08-07—Публикация
1985-01-11—Подача