Генератор псевдослучайных последовательностей Советский патент 1985 года по МПК H03K3/84 

Изобретение относится к импульсной технике.

Цель изобретения - повышение надежности устройства.

На чертеже представлена структурная схема генератора псевдослучайных последовательностей.

Генератор псевдослучайных последовательностей содержит генератор 1 импульсов, п регистров 2, п блоков умножения 3 по модулю L, блок 4 сложения по модулю L, блок 5 деления по модулю L, п дешифраторов 6, первый элемент ИЛИ-НЕ 7, второй элемент ИЛИ-НЕ 8, входы которого соединены с выходами п регистров 2, выходы которых соединены также с входами соответствуюш,их дешифраторов 6 и через соответствующие блоки 3 умножения по модулю L с входами блока 4 сложения по модулю L, выходы которого через блок 5 деления по модулю L соединены с информационными входами первого регистра 2.1, выходы г-го регистра 2.1 соединены с информационными входами (г+1)-0 регистра (2.-f 1), где , (п-1), входы первого элемента ИЛИ-НЕ 7 соединены с выходами п дешифраторов 6 и выходом второго элемента ИЛИ-НЕ 8 соответственно, выход первого элемента ИЛИ-НЕ 7 соединен с установочными входами п регистров 2, входы синхронизации которых соединены с выходом генератора 1 импульсов.

Генератор псевдослучайных последовательностей работает следующим образом.

В начальном состоянии регистры 2 генератора могут находиться в любом из разрешенных состояний. Так как данное устройство формирует двоично-/--ичные псевдослучайные последовательности, то состояния L, (L+1), ..., (), где M log2Llразрядность регистров 2, регистры 2 являются запрещенными. Запрещенным является также состояние 0...0 всех регистров 2 одновременно. Если какой-либо из регистров 2 находится в одном из состояний L, (L+1), ., (), то на выходе соответствующего дешифратора 6 появляется сигнал «1, который, пройдя через элемент ИЛИ-НЕ 7, устанавливает регистры 2 в одно из разрешенных состояний. Если все регистры 2 одновременно устанавливаются в состоянии 0...0, «1 появляется на выходе элемента ИЛИ-НЕ 8.

Каждый /-Й импульс с генератора 1 импульсов вызывает изменение кода в регистрах 2 в соответствии со следующими уравнениями:я

Г Q, (/+1) f;aiQj(/)(modL), lQ(/4-l) S, (/), ,n,

где Q,(/) и l-}-) - состояние 1-го регистра , п, соответственно до и после прихода /-ГО импульса.

Блоки 3-5 и дешифраторы 6 представляют собой комбинационные схемы и синтезируются на основе соответствующих таблиц истинности. Блоки 3./, , осуществляют умножение по модулю L на величину а,, где а - коэффициент при соответствующей степени примитивного многочлена, блок 5 осуществляет деление по модулю L на величину - ао, где ао - свободный член примитивного многочлена. Если какой-либо коэффициент ад равен 1, а коэффициент ао -1, то соответствующие блоки 3 и 5 осуществляют- простую передачу сигналов со своих входов на выходы без изменения. Если

5 какой-либо из коэффициентов а, равен О, соответствующий блок 3 выдает на выходах код 0...0 независимо от кода на входах. Проще всего реализовать указанные блоки 3-5 на основе ПЗУ. При этом адресные входы ПЗУ будут являться входами блоков,

выходы ПЗУ - выходами блоков, вход V - разрещение выборки подключается, например, к шине «О. Карта загрузки ПЗУ однозначно определяется таблицей истинности конкретного блока.

Рассмотрим случай, когда примитивный

многочлен имеет вид Ф(Х) 4Х +Х-|-3, , . В этом случае первый и второй блоки умножения 3.1, 3.2 осуществляют умножение соответственно на 1 и 4 по модулю 5, блок 5 деления осуществляет деление на 2

0 по модулю 5, разрядность регистров 2 равна 3, а их число - 2. Дещифраторы 6 выдают сигнал «1 в случае, если на их входах одна из следующих комбинаций 101, 110, 111, т. е. 5, 6 или 7.

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор импульсов, п регистров, отличающийся тем, что, с целью повышения надежности генератора, в него введены п блоков умножения по модулю L, блок сложения по модулю L, блок деления по модулю L, п дешифраторов, первый элемент ИЛИНЕ, второй элемент ИЛИ-НЕ, входы которого соединены с выходами п регистров, выходы которых соединены также с входами соответствующих дешифраторов и через соответствующие блоки умножения по модулю L - с входами блока сложения по модулю L, выходы которого через блок деления по модулю L соединены с информационными входами первого регистра, выходы /-го регистра соединены с информапионными входами (/+1)-го регистра, где , (п-1), входы первого элемента ИЛИ-НЕ соединены с выходами п дешифраторов и выходом второго элемента ИЛИ-НЕ соответственно, выход первого элемента ИЛИ-НЕ соединен с установочными входами п регистров, входы синхронизации которых соединены с выходом генератора импульсов.