1 Изобретение относится к электроизмерительной технике и может быть использовано для измерения постоянн го -напряжения. Цель изобретения - повьшение точ ности за счет устранения аддитивной составляющей погрешности измерения. Па фигi 1 представлена блок-схем устройства для реализации предлагаемого способа; на фиг. 2 - пример выполнения вычислительного блока; на фиг. 3 - пример выполнения блока управления. Способ осуществляется следующим образом. Последовательно производятся три измерения. 1)Измеряется измеряемая величин просуммированная с первой образцово мерой N К(1+) (х + Хр) + 4, (1) где N - результат измерения; К - коэффициент передачи измерителя;V - мультипликативная погрешность измерения (нестабиль ность коэффициента передач X - измеряемая величина; XQ - первая образцовая мера; - аддитивная погрешность измерения (дрейфа нуля). 2)Измеряется первая образцовая мера NI К (1 + Г где N - результат измерения. 3) Измеряется вторая образцовая мера N3 К (1 + )х + Д, (3) где Nj - результат измерения; X. - вторая образцовая -мера-, Для оценки измеряемой величины вычисляется соотношение . N-, - NZ- X ч Ыз Nl 1 - оЬ После подстановки-выражений 1-3 в выражение (4) можно убедиться, чт результат вычисления не зависит ни от аддитивной, ни от мультипликативной погрешностей измерения. Устройство для реализации пред. лагаемого способа (фиг. 1) содержит переключатель 1, вход которого является входом устройства, а выход подключен к первому входу сумматора 52 2, вьосод которого через преобразователь 3 напряжения в код подключен к первому входу вычислительного блока 4, первый выход которого является выходом устройства, второй выход через преобразователь 5 кода в напряжение подключен ко второму входу сумматора 2, в третий выход подключен ко входу блока 6 управления, первьй выход которого подключен к управляющему входу переключателя 1, второй выход - ко входу запуска преобразователя.3, а третий выход - ко второму входу вычислительного блока 4. ; Вьтислительный блок 4 (фиг. 2) содержит запоминаюпще регистры 7-9, входы которых подключены к первому входу блока 4, инверторы 10, входы которых подключены к выходам регистра 8, а выходы - к. первым входам сумматоров 11 :И 12, вторые входы которых подключены Соответственно к выходам регистров 7 и 9, а выходы соответственно к первому и второму входам делителя 13, формирователь 14 постоянного коэффициента, выход которого подключен к первому входу умножителя 15, к первому входу которого подключен выход делителя 13, выход которого образует первый выход блока 4, генератор 16 импульсов, выход которого подключен ко входу распределителя 17 импульсов, первый выход которого подключен к управляющему входу регистра 7, второй выход - к управляющему входу регистра 8, третий выход - к управляющему входу регистра 9, четвертый выход - ,к управляющим входам сум- маторов 11 и 12, пятый выход - к управляющему входу делителя 13, шестой выход,- к управляющему входу умножителя 15, выходы форми-. рователей 18 и 19 эталонньпс кодов поключены к входам коммутатора 20 кодов, управляющий вход которого является входом блока 4, а выход вторым выходом блока 4, и элемент ИЛИ 21, первый, второй и третий входы которого подключены соответственно к первому, второму и третьему выходам распределителя 17, а выход образует третий выход блока 4.. . Блок 6 управления (фиг. 3) содержит генератор 22 импульсов, выход которого подключен к одному входу
элемента И 23, к другому входу которого подключен вход блока 6, а к выходу - вход распределителя 24 импульсов, первый выход которого образует первый выход блока 6 и подключен к первому входу элемента ИЛИ 25, второй выход подключен ко второму входу элемента ИЛИ 25, а третий выход образует третий выход блока 6 и подключен к третьему входу элемента ШШ 25, выход которого образует второй, выход блока 6.
Устройство работает следукмцим образом. -.
В первом такте работы устройства блок 6 управления по команде вычислительного блока А замыкает контакт переключателя 1 и подает команду блоку 4 на формирование кода NQ . Код , сформированный на втором выходе блока 4, .преобразуется в сигнал напряжения UQ посредством преобразователя 5. На выходе сумматора 2 формируется сигнал напряжения Ux + . По команде блока 6 преобразователь 3 вырабатывает код N, соответствующий сигналу и + Up . По следующей команде блока 6 код N запоминается блоком 4,
Во втором такте блок 6 размыкает контакт переключателя 1. На выходе сумматора 2 формируется сигнал напряжения U(j , по командам блока 6 преобразуемый в код N2 и запоминаемый блоком 4.
В третьем такте блок 6 подает команду блоку 4 на формирование кода NOJ. Код NQJпреобразуется в напряжение и посредством преобразователя 5. Напряжение через сумматор 2 поступает на вход преобразователя 2 и по команде блока 6 преобразуется в код NJ,
В четвертом такте работы устройства блок 4 по формуле (4) вычисляет код NX, соответствующий значению измеряемого напряжения U, формирует Nj( на выходе устройства и подает блоку 6 сигнал об окончании измерения. После этого описанный процесс повторяется.
Устройство устраняет аддитивную и мультипликативную составляющие погрешности преобразователя 3 напряжения в код с точностью, определяемой точностью преобразователя 5 кода в напряжение.
Вычислительный блок 4 работает : следукмцим образом.
По импульсу с первого выхода распределителя 17 импульсов, который может быть реализован, например, в виде сдвигового регистра, результат первого измерения N с выхода преобразователя 3 запоминается в регистре 7. По импульсу со второго выхода распределителя 17 результат второго измерения N- запоминается в регистре 8. По импульсу с третьего выхода распределителя 17 результат третьего измерения N, запоминается в регистре 9, Код Nj, запомненный в регистре 8, инвертируется набором инверторов 10, количество которых определяется количеством разрядов преобразователя 3. По импульсу с четвертого выхода распределителя 17 сумматоры 11 и 12 определяют соответственно суммы N. + (- N ) и NJ+ (- NJ), отношение которых по импульсу с пятого выхода распределителя 17 определяет делитель 13
/NI - NZ ч „
(------). Результат деления умно з г
жается на постоянный коэффициент (х 0- умножителем 15 по сигналу с шестого выхода распределителя 17. Формирователем 14 постоянного коэффициента может служить, например, набор переключателей. Сигналы с первого, второго, третьего выходов распределителя 17 через элемент ИЛИ 21 разрешают работу блока управления 6 Формирователи эталонных кодов 18 и 19 могут быть реализованы, например, на наборах переключателей и формируют коды соответствующие перво и второй образцовым мерам
Хо N,X;
Х N лХ,
где 4 шаг квантования преобразователя 5.
Коммутатор 20 кодов подключает коды ко входу преобразователя 5 по сигналу с блока 6 управления.
Блок 6 управления работает слеДУЮ1ЧИМ образом.
Сигнал с вычислительного блока 4 разрешает прохождение тактовых импульсов с генератора 22 через элемент И 23 на распределитель 24. Импульс с первого выхода распределителя 24 дает команду на замыкание
переключателя 1 (первый такт измерения) и через элемент ИЛИ 25 запускает преобразователь 3. Сигнал со второго выхода распределителя 24 через элемент ИЛИ 25 запускает преобразователь 3 (второй такт измерения) . При этом однопозиционный переключатель 1 уже отключен. Сигнал с третьего выхода распределителя 24
дает команду на вычислительный блок 4 для переключения коммутатора 20 и запускает через элемент ИЛИ 25 преобразователь 3 (третий такт измерения). Код первой образцовой меры под: ключей ко входу преобразователей 5 в течение всего времени, кроме третьего такта измерения.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для измерения и контроля параметров аналого-цифровых преобразователей | 1981 |
|
SU1005297A1 |
Устройство для измерения вероятностных характеристик фазы случайного сигнала | 1985 |
|
SU1320822A1 |
Способ измерения электрических и неэлектрических параметров | 1984 |
|
SU1200182A1 |
Аналого-цифровой преобразователь | 1988 |
|
SU1589395A1 |
Способ аналого-цифрового преоб-РАзОВАНия и уСТРОйСТВО для ЕгООСущЕСТВлЕНия | 1979 |
|
SU839050A1 |
Устройство для измерения времени установления выходного сигнала цифроаналоговых преобразователей | 1986 |
|
SU1406559A1 |
Цифровой измеритель @ -параметров | 1984 |
|
SU1252739A1 |
Устройство для измерения времени установления выходного сигнала цифроаналоговых преобразователей | 1985 |
|
SU1275766A1 |
Устройство для определения вероятностных характеристик фазы случайного сигнала | 1982 |
|
SU1112377A1 |
Устройство для измерения частоты гармонического сигнала | 1987 |
|
SU1525607A1 |
) СПОСОБ ИЗМЕРЕНИЯ ЭЛЕКТРИЧЕСКИХ НАПРЯЖЕНИЙ, заключающийся в том, что формируют первое и второе образцовые напряжения, суммируют измеряемое напряжение с первым образцовым, отличающийся тем, что, с целью повышения точности, измеряют полученную сумму,, измеряют .первое и второе образцовые напряжения, затем находят разности первого и втор.ого, а также третьего и второго результатов измерений, делят первую из указанных разностей на вторую, умножают на разность второго и первого образцовых напряжений и по полученному результату судят о вели(Л чине измеряемого напряжения.
Л
22
бых. 1
4
вл/х.5
Bta.t
25
СПОСОБ ИЗМЕРЕНИЯ ЭЛЕКТРИЧЕСКИХ И НЕЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ | 0 |
|
SU331321A1 |
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Способ измерения электрических и неэлектрических величин | 1973 |
|
SU467280A1 |
Авторы
Даты
1985-08-30—Публикация
1983-03-11—Подача