Преобразователь угла поворота вала в код Советский патент 1985 года по МПК H03M1/24 

новибратора, выходы первого и второго элементов ИЛИ являются первым и вторым выходами блока соответственно, а вход третьего одновибратора является вторым входом блока.

3. Преобразователь по п. 1, отличающийся тем, что блок управления содержит четыре одновибратора и два триггера, вход первого одновибратора является первым входом блока, а выход соединен с первым входом первого триггера, второй вход которого соединен с первым входом второго триггера и с выходом второго одновибратора, вход которого является вторым входом блока, выход первого триггера через последовательно соединенные второй и третий одно179530

вибраторы подключен к второму входу второго триггера и является первым выходом блока, выход второго триггера является вторым выходом блока

4. Преобразователь по п. 1, о тл и ч щ и и с я тем, что блок согласования отсчетов содержит сумматор и два элемента И, входы сумматора являются входами первой и второй групп блока, первый и второй выходы сумматора соединены с одноименными входами первого элемента И, третий и четвертьш выходы сумматора соединены с первым и вторым входом второго элемента И соответственно, выходы элементов И являются выходами блока.

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий блок излучателей, оптически соединенньй через кодовый и индикаторньй диски с блоком фотоприемников п младших и q старших разрядов, выходы блока фотоприемников п младших разрядов соединены с входами первого блока преобразования сигналов, выходы блока фотоприемников q старших разрядов соединены с первой группой входов второго блока преобразования сигналов, вторая группа , входов которого соединена с группой из m выходов блока фотоприемников п младших разрядов, п выходов первого блока преобразования сигналов соединены с входами первой группы блока формирования выходного кода, m выходов первого блока преобразования сигналов соединены с входами группы блока согласования отсчетов, вторая группа входов которого соединена с выходами первой группы второго блока преобразования сигналов, вторая группа выходов которого соединена с входами первой группы сз матора, зторая группа входов которого соединена с выходами блока согласования отсчетов, выходы сумматора соединены с входами второй группы блока формирования выходного кода, блок управления, первый вход которого является входом управления преобразователя, а первый выход соединен с входом блока излучателей, выходы формирователя выходного кода являются выходами преобразователя, отличающийся тем, что, с целью повышения функциональной надежности преобразователя, в него введен блок контроля переключений, первый выход которого соединен с вторым входом блока управления, второй выход соединен с входом формирователя выходного кода, первый вход соединен с вто(Л рым выходом блока управления, а второй вход соединен с выходом младшего разряда первой группы выходов первого блока преобразования сигналов. 2. Преобразователь по п. 1, отличающийся тем, что блок контроля переключений содержит одновибратор, элемент И, триггер, ;о ел два элемента ИЛИ, входы первого и второго одновибраторов являются 00 .вторым входом блока управления, выход первого одновибратора соединен с первыми входами элемента И и первого элемента ИЛИ, второй вход элемента И соединен с выходом третьего одновибратора и с первым входом триггера, второй вход которог о соединен с выходом элемента И, выход триггера соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго од

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в устройствах числового программного управления.

Целью изобретения является повышение функциональной надежности преобразователя.

На фиг. 1 представлена структурная схема преобразователя, на фиг. 2 - схема одного блока преобразования сигналов; на фиг. 3 структурная схема блока управления на фиг. 4 - схема блока согласования отсчетов на фиг. 5 - схема формирователя выходного кода, на фиг. 6 - структурная схема блока контроля переключений, на фиг. 7 схема формирователя управляющего сигнала, на фиг. 8 - временная диафрагма, поясняющая работу преобразователя.

Преобразователь угла поворота вала в код содерясит корпус 1, входной вал 2, кодовый диск 3, индикаторньй диск 4, блок 5 излучателей, блок 6 фотоприемников, блоки 7 и 8 преобразования сигналов (кода Грея в двоичный код младших и старших разрядов соответственно), блок 9 управления, блок 10 согласования

отсчетов, сумматор 11, блок 12 формирования выходного кода, блок 13 контроля переключенийi каждый из блоков 7, 8 преобразования сигналов содержит элементы 14 ИСКЛЮЧАЮЩЕЕ ЕЛИ блок 9 управления содержит одновибраторы 15, триггеры 16, одновибратор 17, блок 10 согласования отсчетов содержит элементы И 18, 19 и сумматор 20; блок 12 формирования выходного кода содержит элементы И-НЕ 21; блок 13 контроля переключений содержит одновибраторы 22, 23 и 24, элемент И 25,

триггер 26, элементы ИЛИ 27, 28, инверторы 29, элемент 30 с инверсными входами, резисторы 31 и конденсаторы 32 образуют формирователь управляющего сигнала.

Преобразователь работает следующим образом.

При запросе преобразователя извне о состоянии положения входного вала 2 (фиг. В, а) с блока 9 управления подается импульс на блок 5 излучателей (фиг. 8б), который формирует импульс излучения, освещающий часть кодового диска 3, расположенную напротив щелевых диафрагм индикаторного диска 4. 3 Во время выдачи информации выход ной код преобразователя может менят ся за счет прохождения фронта одной из кодовых дорожек кодового дис ка 3 мимо щели диафрагмы индикаторн го диска 4. С выходов блока фотоприемников снимаются сигналы (n-t-q) разрядного параллельного кода Грея, поступающие на блоки 7 и 8. Причем сигналы части младших разрядов кода подаются на блок 7, а старших, начиная с (n-q)-ro, на блок 8. Для двоичного кода (п+я)-й разрядности частота переключений младщего (2°) разряда является наибольшей. Переключение младшего разряда (2°) из О в 1 происходит при стабильном состоянии старших разрядов, начиная со второго (2 ). Пере(Ключение младшего разряда (2 ) из 1 в О является следствием переключения одного из старших разрядов С выходов блоков 7 и В снимаются значения двоичного кода. Дискретности старших разрядов кода блока 7 и m :q младших разрядов кода блока 8 совпадают, что необходимо для выполнения операций соглас вания значений кода блоков 7, 8 в блоке 10, в котором указанные разряды сравниваются. В случае рассогласования значений кода на соответствующем выходе блока 10 появляется единичньй сигнал в зависимости от знака рассогласования. Этот сигнал поступает либо на суммирующий, либо на вычитающий вход сумматора 11, в котором происходит коррекция кода (q-m) старших разрядов бло ка 8 путем прибавления или вычитания 1 к сформированному на соответствующих выходах блока 8 коду. Для отслеживания переключений разрядов 2, ,. ., 2 во время выдачи информации вводится блок 13 контроля переключений. От блока 9 управления на вход блока 13 поступает сигнал выдачи информации (фиг. 8,в) По переднему фронту этого сигнала формируется сигнал (фиг. 8, г) од30 4 новибратором 22, которьш через элемент ИЛИ 28 поступает на блок 12. Одновременно на вход одновибратора 23 поступает сигнал выдачи информации с блока 9 управления. На выходе одновибратора 23 формируется сигнал контрольного времени (фиг.8, д). Разность сигналов выдачи информации и контрольного времени должна быть не менее максимальной задержки от разряда до 2 , т.е. не менее максимального времени существования переходного процесса на входе одновибратора 22, вызванного появлением фронта любой кодовой дорожки кодового диска 3 мимо щели диафрагмы индикаторного диска 4 в момент выдачи информации. Сиглал контрольного времени поступает на вход элемента И 25, на другой вход которого поступает управляющий сигнал (фиг. 8, ж) с одновибратора 24. В случае совпадения управляющего сигнала и сигнала контрольного времени элемент И 25 включает триггер 26. Сигнал с выхода триггера 26 поступает на вход элемента ИЛИ 28 (фиг. 8, з). По окончании управляющего сигнала триггер 26 сбрасывается. Длительность управляющего сигнала должна быть достаточной для фиксации кода преобразователя. Сигнал контрольного времени с одновибратора 23 поступает также на вход элемента ИЛИ 27, на вход которого поступает сигнал с выхода триггера 26. Сигнал на выходе элемента ИЛИ 27 равен либо только сигналу контрольного времени, либо дополняется сигналом с выхода триггера (фиг. 8, и), поэтому блок 9 управления должен снимать сигнал управления освещением только по заднему фронту сигнала на выходе элемента ИЛИ 27. С выхода элемента ИЛИ 28 на вход блока 12 поступает сигнал выдачи кода по окончании переходного процесса (фиг. 8, к), который возникает за счет переключения кодовых дорожек в процессе считывания.

фиг. 2

Rxod

15

/J

/ff

13

в

11

Фиг. 4

21

21

фиг. 5