Устройство для коррекции ошибок в непозиционном аддитивном коде Советский патент 1985 года по МПК G06F11/08 

ход третьего сумматора по модулю соединен с входами блоков деления на константу по модулю группы, выходы которых соединены с вторыми

входами (.-оответстпугащих схем 1:равнения группы, выходы которых соединены с входами вычитаемого соответствующих вьмитателей по модулю группы.

УСТРОЛСТВО ДЛЯ КОРРЕК1ЩИ ОШБОК В НЕПОЗИЦИОННОМ АЦДИТИВНОМ КОДЕ, содержащее группу вычитателей по модулю, группу блоков умножения на константу по модулю, три сумматора по модулю, первую схему сравнения с нулем, первый блок элементов запрета, причем информационный вход устройства соединен с входами уменьшаемого вычитателей по модулю группы и первыми входами первого и второго сумматоров по модулю,выходы вычитателей по модулю группы соединены с входами соответствующих блоков умножения на константу по модулю группы, выходы которых соединены с Соответствующими входами третьего сумматора по модулю, выход которого соединен с входом первой схемы сравнения с нулем, выход которой соединен с управляющим входом первого блока элементов запрета, первый информационный вход которого соединен с выходом третьего сумматора, отличающееся тем, что, с целью повышения быстродействия, оно содержит четвертьй сумматор по модулю, два преобразователя в дополнительный код, группу блоков деления на константу по модулю, группу схем сравнения, вторую схему сравнения с нулем, второй блок элементов запрета и элемент И, причем выходы первого и второго сумматоров по модулю соединены с входами соответствую1(их преобразователей в дополнительный код, выходы вычитателей по модулю группы соединены с соответствующими входами четвертого сумматора по модулю, выходы первого и второго преобразователей в дополнительный код соединены соответственно 9 с (п+1)-и входами четвертого и (Л третьего сумматоров по модулю (где п - количество информационных оснований) , выход четвертого сумматора по модулю соединен с первыми входами схем сравнения группы и входом второй схемы сравнения с нулем, выход которой соединен с управля00 ющим входом второго блока элементов о запрета, вторым информационным 00 QD входом первого блока элементов запрета и с первым входом элемента И, выход первой схемы сравнения с нулем соединен с первым информационным входом второго блока элементов запрета и с вторым входом элемента И, выход которого является выходом отсутствия ошибки устройства, второй информационный вход второго блока элементов запрета соединен с выходом четвертого сумматора по модулю, выходы первого и второго блоков элементов запрета соединены соответственно с вторыми входами второго и первого сумматоров по модулю, вы

1

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для автоматического обнаружения и коррекции ошибок в группах двоичных разрядов.

Целью изобретения является повышение быстродействия.

На чертеже представлена схема устройства для коррекции ошибок в непозиционном аддитивном коде.

Устройство для коррекции ошибок в непозиционном аддитивном коде содержит группу 1 вычитателей по модулю, группу 2 блоков умножения на константу по модулю, преобразователи 3 и 4 в дополнительный код, сумматоры 5 - 8 по модулю, группу 9 блоков деления на константу по модулю, группу сравнения 10 схем, схемы 11 и 12 сравнения с нулем, элемент И 13, блоки 14 и 15 элементов запрета, информационный вход 16, выход 17 отсутствия ошибки.

Устройство для коррекции ошибок в непозиционном аддитивном коде работает следующим образом.

Число О А - 9 в аддитивном непозиционном коде (слабоарифметическом коде системы остаточных классов) с двумя контрольньми модулями имеет -вид

А Сoi,..., oin , ) J где V-i 1,noCi A{mod P-);

j 1,2 ,. (mod Q);

fp , .. . jPf, - взаимно простые основания, причем справедливо

РТ ,..,,Р ;

о - контрольный модуль.

Для экономии разрядности оборудоания можно положить Q РП 7 п ростое число, тогда 1 и Д, i.

Такой избыточный код корректирует одномодульные ошибки (т.е. произвольные двоичные ошибки в одной группе бит, соответствующей вычету по одному информационному или контрольному модулю кода), если для матрицы коэффициентов кода справедливо

Л...,п

ЛлЬ...,.д,

Vr. HOD ( ;i . ; Q) 1. Все миноры матрицы взаимно просты с Q. Синдром ошибок равен

. п

(У 2 o.Cmod Q)- oif,(mod Q) n

0 Z ioi,-(mod Q) Q) .

Очевидно,, что величина ошибок /so, и номер ошибочного основания обнаружены, если выполняется равенство

-1

-1

cA 4d(.c/-2 :i|Q|Q Uoi. Q а

Появление одного из с/, с/, равных нулю, сридетельствует об одномодульной ошибке в контрольном вычете, соответствующем ненулевому элементу синдрома. Синдром, равный нулю, свидетельствует об отсутствии ошибок,в числе.

Информационные и контрольные вычеты числа А поступают по входам 16 устройства на входы уменьшаемых группы 1 вычитателей по модулю и первые входы сумматоров 5 и 6 по модулю соответственно.

Значения информационных вычетов умножаются на номер соответствующег6 вычета на соответствующих блоках 2 умножения по модулю группы, на выходах которых получаются значения

ji. i(ji(raod Q).