Устройство для контроля радиоэлектронной аппаратуры Советский патент 1985 года по МПК G01R31/28 G06F11/14 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контрол радиоэлектронной аппаратуры. Цель изобретения - расширение функциональных возможностей устройства. На чертеже изображена схема устройства. Устройство содержит генератор 1 тактовых импульсов, генератор 2 импульсов сброса, формирователь 3 кон трольного сигнала, регистр 4 сдвига генератор 5 тестов, первые дешифраторы 6.1-fi.f4, где N- количество ко тролуруе :гх функциональных частей аппаратуры, первые элементы 7.1-7,N совпадения, блоки 8,1-8.N постоянной памяти, первый элемент 9 ИЛИ, в тиль 10, второй элемент РШИ 11, счетный триггер 12, второй элемент 13 совпадения, блок 14 оперативной памяти, преобразователь 15 кодов, индикатор 16, счетчик 17 и второй дешифратор 18., Дешифраторы 18, 6.1-6.N выполняю ся на инверторах PI элементах совпад ния, конкретная схема дешифратора для каждого значения дешифруемого кода различна. Генератор 1 тактовых импульсов и генератор 2 импульсов сброса представляют собой генераторы прямоугольных импульсов. Частота следования импульсов на выходе генератора 2 импульсов сброса значитсльно ниже, чем частота следования импульсов на выходе генератора 1 тактовых импульсов. Генерато 5 тестов генерирует тестовый многоразрядный код при приходе с формиро вателя 3 контрольного сигнала в виде импульса. Сигнал теста задается промежутке между двумя тактовыми им пульсами. Генератор 5 тестов может быть вьтолнен на двухвходовых элеме тах совпадения, на один вход которы заведен логический нуль или логичес кая единица, а на другой вход - сиг нал с выхода формирователя 3 контрольного сигнала. В блоки 8.1-8.N постоянной памяти записьгеаются двоичные значения кодов номеров, пр своенных функциональным частям кон(тролируемой аппаратуры. Блоки могут быть выполнены на логических двухвходовых элементах совпадения, на один вход.которых постоянно задан сигнал логического нуля или единицы, а на второй вход - сигнал опроса элементов 7.1-7.М совпадения. Преобразователь 15 кодов преобразует двоичный код в десятичный и представляет собой дешифратор. Блок 16 ин- дикации содержит цифровые индикаторы, например, семисегментные, выполненные на светодиодах, которые высвечивают десятичные цифры. Блок 14 оперативной памяти может быть выполнен на R5 -триггерах. Устройство работает следующим образом. Тактовые импульсы с выхода генератора 1 поступают на вход счетчика 17. В определенном такте на выходах счетчика 17 устанавливается код, по которому на выходе дешифратора 18 вырабатывается логическая единица. При всех остальных состояниях счетчика 17 на выходе дешифратора 18 имеется логический ноль. Сфор шрованный в формирователе 3 контрольный сигнал поступает на вход регистра 4 сдвига и на вход генератора 5 тестов. При появлении логической единицы на входе генератора 5 тентов он вырабатывает на выходе многоразрядньй тестовый код, который поступает на вход контролируемой аппаратуры. Тактовые импульсы с вьгхода генератора 1 поступают также на вход синхронизации регистра 4 сдвига, на вход генератора 2 импульсов сброса и на вход элемента 13 совпадения. Логическая единица сформированного контрольного сигнала с выхода дешифратора 18 записывается в первый разряд регистра 4 сдвига. Последующими тактовыми импульсами логическая единица сдвигается из одного разряда регистра 4 сдвига в другой. Сигналы с выходов каждого разряда регистра сдвига 4 поступают на входы элементов 7.1-7.N совпадения. С выхода генератора 1 тактовых импульсов тактовые импульсы поступают на вход генератора 2 импульсов сброса. Генератор 2 .импульсов сброса формирует из тактовых импульсов прямоугольные импульсы, имеющие более низкую частоту следования. Импульсы сброса поступают на вход установки в нуль счетчика 17, регистра 4, триггера 12, блока 14 памяти. Импульсы сброса, используемые для сброса счетчика 17 и регистра 4, задают

цикл контроля. Импульсы сброса триггера 12 и блока 13 совпадений могут быть более редкими. Они используются для обнуления цепей, вырабатывающих и индицирующих сигнал неисправности.

Каждая i-я функциональная часть контролируемой аппаратуры подключена

к соответствующему дешифратору 6.1, который настроен на соответствующий этой части Код, вьщаваемый пр ее исправности.

С выходов функциональных частей контролируемой аппаратуры сигналы через дешифраторы 6.1-6.N, в к оторых дешифрируемый контрольный код преобразуется в логическую единицу, поступают на входы элементов 7.1-7.N совпадения, которые последовательно опрашиваются сигналами с вькодов регистра 4 сдвига.

Такты времени, в которые на входы элементов 7.1-7. N совпадения поступают контрольные тестовые сигналы с выходов дешифраторов 6,1-6,N и сигналы опроса с выходов регистра 4 сдвига, совпадают. Сигнал опроса с регистра 4 сдвига поступает в .виде логической единицы. С выхода дешифратора 6.1 в случае исправной работы контролируемой аппаратуры поступает на соответствующий элемент 7.i совпадения сигнал логического нуля. На выходе элемента 7.г совпадения в этом случае формируется логический нуль, В случае неисправной рабо ты аппаратуры с выхода,, дешифратора 6.i на вход элемента 7.i совпадения поступает логическая единица, которая при наличии логической ёдиницы с регистра 4 сдвига проходит на выход элемента 7,v совпадения.

Если на выходе одного из элементов 7,1-7.М совпадения, например, элемента 7. появилась логическая единица, она поступает на вход соответствующего блока 8. памяти и опрашивает его. При опросе блока 8, памяти логической единицей на его вьпсоде появляется код, соответствующий номеру отказавшего узла. Этот код поступает на вход элемента ИЛИ 1 и через него на вход элемента 13 совпадения.

Сигналы с выходов элементов 7,1-7 совпадения поступают также на входы элемента 9 ИЛИ и через него в открь - тый вентиль 10 - на вход синхронизации счетного триггера 12. На другой вход вентиля 10 при этом поступает логическая единица с инверсного выхода триггера 12, так как тргер 12 находится с обнуленном состонии после прихода импульса сброса на вход Р от генератора 2, Логическая единица с инверсного выхода тригера 12 поступает на вход элемента 13 совпадения и разрешает прохождение кодов с выхода блока 8,i памяти через элемент 13 совпадения. На синхронизирунщий вход элемента 13 -совпадения поступают тактовые импульсы с выхода генератора 1 тактовьк импульсов,.. Тактирование элемента 13 совпадения необходимо для исключения дешифраторных помех, которые возникают при работе о дешифраторов 6.t-6.N, После,того, как сигнал блока 8, { памяти переписан в блок 14 памяти, триггер 12 устанавливается в единицу. Сигнал логического нуля с инверсного выхода триггера 12 поступает на вход вентиля 10 и на третий вход блока 13 совпадения и закрывает их дпя прохождения последующих сигнало неисправности. Триггер 12 работает как защелка, обеспечивая отработку и индикацию первого по. времени опроса сигнала неисправности и запрещение индикации последующих сигналов неисправности.

Выходной код элемента ИЖ 11 поступает на вход элемента 13 совпадения и в случае наличия на его других входах логической единицы с инверсного выхода триггера 12 и тактового импульса с генератора 1 проходит на вход элемента 13 совпадения и далее на вход блока 14 памяти.

В исходном состоянии на выходе триггеров блока 14 памяти имеется логический нуль. При наличии heисправности на S-входы триггеров блока 14 памяти поступают сигналы в виде логического нуля или в вида логической единицы, представленной импульсом, равным по длительности тактовому импульсу. Этими импульсами триггеры блока 14 памяти устанавливаются в единицу , В результате в триггеры блока 14 памяти за пйсывается код ci выхода элемента 13 совпадения. При закрывании элемента 13 совпадения сигналом отсечки с

инверсного выхода триггера 12 на выходе элемента 13 совпадения устанавливается нулевой код, который не оказывает влияния на триггеры блока 14 памяти.

Записанный двоичный код запоминается в блоке 14 памяти до момента прихода .импульса сброса от генератора 2.

Свыхода блока 14 памяти двоичиьй код поступает на вход преобразователя 15 кодов, в котором он преобразуется в двоично-десятичный необходимый для работы индикатора 16, с, выхода преобразователя 15

двоично-десятичный код поступает в индикатор 16, который высвечивает Десятичные цифры, соответствующие 5 номеру неисправной функциональной части аппаратуры.

Таким образом, в устройстве обеспечивается визуальная индикация 10 номеров, отказавших функциональных (Частей радиоэлектронной аппаратуры, . Т.е. осуществляется режим оперативной диагностики с точностью до неисправной части аппаратуры, что расширяет функциональные возможности устройстваi

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РАДИОЭЛЕКТРОННОЙ АППАРАТУРЫ, содержащее первый и второй элементы ИЛИ, первые элементы совпадения, о т л ичающееся тем, что, с целью расширения функциональных возможностей устройства, в него введены генератор тактовых импульсов, генератор импульсов сброса, регистр сдвига, формирователь контрольного сигнала, генератор тестов, первые дешифраторы, блоки постоянной памяти, вентиль, счетный триггер, второй элемент совпадения, блок оперативной памяти, преобразователь кодов и индикатор, причем выход генератора тактовых импульсов соединен с синхровходами второго элемента совпадения, формирователя контрольного сигнала, регистра сдвига и генератора импульсов сброса, Соединенного выходом с установочными входами блока оперативной памяти, регистра сдвига, с р -входом счетного триггера и с установочным входом формирователя . контрольного сигнала, соединенного выходом через генератор тестов с выходами устройства, а непосредственно с информационным входом регистра сдвига, соединенного выходами с первыми входами соответствующих первых элементов совпадения, соединенных вторь ми входами через соответствующие первые дешифраторы с соответствующими входами устройства, а выходами - с входами соответствующих блоков постоянной памяти и с входами первого элемента ИЛИ, соеi диненного выходом с первым входом вентиля, соединенного вторымвходом с инверсным выходом счетного триггера, выходом - с С-входом счетного триггера, соединенного инверсным выходом с вторым входом второго элемента совпадения, соединенного третьим входом с выходом второго элемента ИЖ, соединенного входами с выходами соответств%тощих блоков пос00 тоянной памяти, информационный вход IsD блока оперативной памяти соединен 01 с выходом второго элемента совпадения выход через преобразователь кодов с входом индикатора. 2. Устройство по п. 1, о т л и.чающееся тем, что формирователь контрольного сигнала содержит счетчик, соединенный счетным входом с синхровходом фopмlipoвaтeля, установочным входом - с установочным входом формирователя, выходами с входами второго дешифратора, соединенного выходами с выходами формирователя.