Генератор синусоидальных сигналов качающейся частоты Советский патент 1985 года по МПК H03B23/00 

Изобретение относится к радиотехнике и может быть использовано для имитации линейно-частотно-модулированных сигналов при проверке трактов приемно-усилительных устройств. Uejib изобретения - повьшенйе линейности закона изменения частоты. На фиг. 1 изображена структурная электрическая схема генератора синусоидальных сигналов качающейся час тоты} на фиг. 2 - структурная электрическая схема функционального пре образователя ; Генератор синусоидальных сигналов качающейся частоты содержит генератор 1 тактовых импульсов, регистр 2 установки длительности сигнала , дели тель 3 частоты с переменным коэффици ентом деления (ДПКД), счетчик 4, регистр 5 разности частот, накапливающий сумматор 6, сумматор 7, регистр 8 установки начальной частоты, функциональный преобразователь 9, цифроаналоговый преобразователь 10, при этом функциональный преобразователь 9 содержит накапливающий сумматор 11, первый управляемый инвертор 12 кодов блок 13 постоянного запоминания и второй управляемый инвертор 14 кодов Генератор синусоидальных сигналов качающейся частоты работает следующим образом. Импульсы с выхода генератора 1 тактовых импульсов с периодом следования Т поступают на вход ДПКД 3. Период следования выходных импуль сов ДПКПД 3 Т пропорционален коду, записанному в регистре 2 установки длительности сигнала. .T,, Ка - код, записанный в регистре 2 установки длительности сигнала. С выхода ДПКД 3 импульсы поступают на вход сче.тчика 4, время заполне ния которого равно длительности сигнала Т„ . К - информационная емкость счетчика 4. При поступлении импульса синхронизации с периодом следования Т с выхода ДПКД 3 на вход синхронизации накапливающего сумматора 6 код на его выходе устанавливается увеличенным на величину кода, установленного в регистре 5 разности частот и определяется следующим выражением: где Np - значение двоичного кода, установленного в регистре 5 разности частот; текущее дискретное время, t we 1 0 , 1 ., . К ., . количество импульсов синхронизации за время формирования сигнала Т, причем, значение К должно выбираться из следующего соотношения: 2 Н где 2 - информационная емкость накапливающего сумматора Ь значение .двоичного кода, установленное в регистре 5 разности частот, соответствующее максимальному шагу перестройки частоты. После заполнения счетчика 4 на его выходе формируется импульс перенос, который, поступая на R входы регистра памяти (на фиг. 1 не показано) накапливающего сумматора 6, устанавливает все его разряды в состояние О, и процесс на копления двоичного кода повторяется. Линейно нарастающий двоичный код с выхода накапливающего сумматора 6 поразрядно подается на первую группу входов сумматора 7, вторая группа входов которого поразрядно подключена к выходам.регистра 8 установки начальной частоты, в котором записано значение начальный частоты С выхода сумматора 7 этот код, значение которого определяется выражениемN,.M,.Np., где NO - значение двоичного кода, установленное в регистре 8 установки начальной частоты поразрядно поступает на информационные входы функционального преобразователя 9, которые являются информационными входами накапливающего сумматора 11, на вход синхронизации которого поступают импульсы генератора 1 тактовых импульсов.

функциональный преобразователь 9 работает следующим образом.

При поступлении импульса с выхода генератора 1 тактовых импульсов на вход -синхронизации накапливающего сумматора 11 код на выходе его увеличивается на величину

kt N,J,4Np.-.

Количество импульсов, поступивших за время заполнения информационной емкости 2 накапливающего сумматора 11 функционального преобразователя 9, равно „ 2

IК1

Мр

т.

Процесс линейно нарастающего двоичного кода на выходе накапливающего сумматора происходит периодически с частотой, обратно пропорциональ ной числу импульсов за время заполнения информационной емкости 2 и периоду следования импульсов генератора 1 тактовых импульсов.

N,.Np1

, Поскольку величина 2 за время образования линейно нарастающего двоичного кода на выходе накапливающего сумматора 11 функционального преобразователя 9 может быть как целым числом, так л с избытком, то это означает, что в каждом периоде процесс линейного нарастания двоичного кода на выходе накапливающего сумматора 11 начинается с нуля, либо со значения переполнения, равного

(Ьи)(м,.Мр..0.

С выхода накаливающего сумматора 11 функционального преобразователя 9

855634

двоичный код поразрядно поступает на информационные входы первого- управляемого инвертора кодов, управляющий вход которого подключен к выходу 5 (iri-1) разряда накапливающего сумматора 11, С целью уменьшения объема памяти блока 13 постоянного запоминания применен функциональный преобразователь линейно нарастающего

0 двоичного кода в значение тригонометрической функции синуса, в пределах изменения ее аргумента от О до 90 . Таким образом, на вход блока 13 постоянного запоминания в 1 и 3 четвер-

5 тях изменения аргумента функции поступает линейно нарастающий двоичный код, а во 2 и 4 четвертях - линейно спадающий двоичный код. С выхода блока 13 постоянного запоминания 20 двоичная информация значения тригонометрической функции синуса поразрядно поступает на информационные входы входного управляемого инвертора кодов, управляющий вход которого подключен

25 к выходуm-го разряда накапливающего сумматора 11, соединенного со старшим разрядом цифроаналогового преобразователя 10. В цифроаналоговом преобразователе 10 двоичная информация

30 преобразуется в аналоговый сигнал качающейся частоты.

Таким образом, на выходе устройства формируется синусоидальное напряжение качающейся частоты, которая

5 определяется следующим вьфажением

0

FO частота повторения импульгдесов генератора 1 тактовых импульсов.

/

//

П

/4

/J

w

1. ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ КАЧАЮЩЕЙСЯ ЧАСТОТЫ, содержащий последовательно соединенные генератор тактовых импульсов, делитель частоты с переменным коэффициентом деления и счетчик, регистр установки длительности сигнала, выход которого подключен к управляющему входу делителя частоты с переменным коэффициентом деления, регистр начальной частоты, регистр разности частот и сумматор, последовательно поразрядно соединенные функциональный преобразователь и цифроаналоговый преобразователь, о тличающийся тем, что, с целью повьшения линейности закона изменения частоты, введен накапливающий сумматор, информационные входы которого поразрядно подключены к выходам регггстра разности частот, вход синхронизации накапливающего сумматора соединен с выходом делителя частоты с переменным коэффициентом деления, вход установки нуля накапливающего сумматора подключен к выходу счетчика, а выходы накапливающего сумматора поразрядно соединены с первой группой входов сумматора, вторая группа входов которого поразрядно соединена с выходами регистра установки начальной частоты, при этом выходы сумматора поразрядно подключены к информационным входам функционального преобразователя, вход синхронизации которого подключен к выходу генератора тактовых импульсов, а выход старшего разряда функционального преобразователя подклюS чен к входу старшего разряда цифросл аналогового преобразователя. 2. Генератор по п. 1, о т л ичающийся тем, что функциональный преобразователь выполнен в виде последовательно поразрядно соединенных накапливающего сумматора, первого управляемого инвертора кодов, блока постоянного запоминания и второго управляемого инвер SJl ;тора кодов, при этом выход старшего разряда, накапливающего сумматора соединен с другим входом второго управляемого инвертора кодов и являет&9 ся выходом старшего разряда функционального преобразователя, а информационные входы и вход синхронизации накапливающего сумматора являются соответственно информационными входами и входом синхронизации функционального преобразователя.

фиеА