Устройство для формирования синхронизирующего сигнала Советский патент 1985 года по МПК H03K5/13 

Изобретение относится к импульсной технике и может быть использова в системе управления электровозами переменного тока. Целью изобретения является повьш ние помехозащищенности устройства. На фиг. 1 приведена функциональн схема устройства для формирования с хронизирующего сигнала; на фиг. 2 блок-схема алгоритма работы микропроцессорного блока; на фиг. 3 - вр менные диаграммы, поясняняцие работу устройства. Устройство содержит трансформатор 1, вторичная обмотка которого подключена к входу микропроцессорно го блока 2, выход которого соединен с входом дешифратора 3, выход котор го подключен к входу формирователя импульсов, выход которого соединен с выходной шиной 5, а также пантограф 6,.которьш соединен с первичной обмоткой трансформатора 1; микропро цессорный блок 2 состоит из АЦП 7, входы которого соединены с шинами 8 и 9 Ввод и Запись адреса, а выход - с шиной 10 адресов-данных, постоянного запоминающего устройств (ПЗУ) 11, входы которого соединены с шинами 8 и 9 Ввод и Запись адреса, а вход-выход - с шиной 10 адресов-данньк, порта 12 вывода, входы которого соединены с шиной 9 Запись адреса, шиной 10 адресовданных и шиной 13 Вывод, управляю щей памяти 14, вход которой соедине с шиной 10 адресов-данных, а выход с входами системного контроллера 15 и арифметического устройства 16, выход которого соединен с шиной 10 адресов-данных. Выходы системного конт роллера 15 соединены с шинами 8, 9 и 13. Устройствоработает следующим образом. При контакте пантографа 6 с контактным проводом питающей сети во вторичной обмотке трансформатора 1 индуцируется ЭДС (фиг. За). На вход микропроцессорного блока 2 подается напряжение, форма которого повторяет форму напряжения питающей сети и пре образуется АЦП 7 в цифровые коды. Обработка этих кодов осуществляется арифметическим устройством 16 под действием последовательности мик рокоманд управляющей памяти 14. Системный контроллер 15 формирует сигналы Ввод, Запись и Вывод на шинах 8, 9 и 13, организуя обмен информацией между АЦП 7, ПЗУ 11, портом 12 вывода, арифметическим устройством 16 и управляющей памятью 14. Цифровые коды обрабатываются в соответствии с блок-схемой алгоритма (фиг. 2). Обработка начинается с Захвата неискаженной части кривой питающего напряжения. Так как неискаженная кривая представляет собой синусоиду, то проверку искажения можно осуществлять в соответствии с равенством Sin2x+L(sinxy 2 1, т.е. . где и - текущее значение напряжения; - амплитуда напряжения; At - период преобразования АЦП 7; ли - приращение напряжения за период преобразования. Кривая считается захваченной, если в каждом из m преобразований подряд выполняется неравенство .()-u. где 1 - номер текущего преобразования;U - величина, соответствующая допустимому искажению кривой напряжения. После осуществления Захвата экстраполируется текущее значение напряжения, например, экстраполятором первого порядка - .y-t-: ,+u-,-iut ui-i+ -- at Uv-,+uUv-t. &t Если разница между экстраполированным и действительным значениями напряжения меньше или равна допустимой S, то в качестве кода выборки берется код текущего значения напряжения DI . Если же неравенство не выполняется, то считается, что в преобразовании произошел сбой, и в качестве результата преобразования принимается значелние U;. При невыполнении неравенства г раз, полагается, что слежение за кривой напряжения утеряно и вновь осуществляется Захват кривой напряжения. Конкретные значения &, т, 5, г определяются частотой преобразования и алгоритмом экстраполяции. Алгоритм, приведенный на фиг. 2, является одним из возможных.

Таким образом, на выходе блока 2 появляются коды (фиг. Зб), соответствующие неискаженному напряжению питающей сети, которые распознаются

С Начало )

дешифратором 3 нулевого кода. А (

;гнал с последнего (фиг, Зв) довод ся до нужных параметров выходным фо1

1Ирователем 4 импульсов (фиг. Зг).

УСТРОЙСТВО ДЛЯ ФОРМИРОВАН СИНХРОНИЗИРУЮЩЕГО СИГНАЛА, содержа|| трансформатор, первичная обмотка которого соединена с пантографом, и формирователь импульсов, выход к горого подключен к выходной шине, о личающееся. тем, что, с целью повышения помехозащищеннос1 в него введены дешифратор и микроп цессорный блок, вход которого соед| нен с вторичной обмоткой трансфор5 гора, а выход подключен к входу деши| фратора, выход которого соединен с входом формирователя импульсов. 9

Вбод тпекущегс зна /ения напряимения vepesAUfi

Продерка uc/fam ния кривой напр, жения S соотбеп бии с (sin

Г Вы6од значения напряжения 6 порт дыбоао

- Вбод тпе ищего значения наггря жения vepe3 АЦГ

Вы6од экстрапо

/- ия роВанно2о

7П

Риг.2

и.

1

1

и

фиг.З