Цифровой измеритель сдвига фаз Советский патент 1985 года по МПК G01R25/00 

Изобретение относится к измерительной технике и может быть исполь зовано для измерения фазового сдвиг с повышенной точностью и помехоустойчивостью сигнала известной часто ты в радионавигационных и радиогеодезических системах. Цель изобретения - повышение точ ности измерения фазового сдвига. На чертеже приведена структурная схема предлагаемого устройства. Устройство содержит последовательно соединенные ограничитель сиг нала 1, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, первый стробируемый компаратор 3, первый счетчик 4, последовательно соединенные эталонный генера тор 5, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, второй стробируемый компаратор 7, второй счетчик 8, выходы счетчиков 4, 8 соединены с цифровым процессором 9, генератор 10 импульсов соединен с элементом 11. сов падения, выход которого соединен с равляющими входами стробируемых ком параторов 3 и 7 и со счетными входа ми счетчиков 4,8, времязадаюищй бло 12, выходы которого соединены с вхо дами установки счетчиков 4 и 8, с управляющим входом цифрового процес сора 9 и с элементом совпадения 11, а вход подключен к генератору 10 импульсов. Устройство работает следующим об разом. Измеряемый сигнал, представляющи смесь полезного сигнала известной частоты и помех, поступает на ограничитель 1, с выхода ограничителя снимаются прямоугольные импульсы, которые подаются на логические элементы 2 и 6. Эталонньй генератор 5 вырабатьшает два прямоугольных квадратурных колебания, первое коле бание поступает на логический элемент 2, второе, сдвинутое на 90° относительно первого,- на логически элемент 6. Логические элементы 2 и 6 обеспечивают выполнение операций перемножения сигнала с выхода ограничителя 1 с эталонными колебаниями. Импульсные последовательности с выходов логических элементов 2,6 поступают на информационные входы стробируемых компараторов 3 и 7 соответственно, на управляющие входы компараторов подается сигнал с элемента 11 совпадения. Сигналы с выходов компараторов 3,7 используются для управления режимом работы счетчиков 4 и 8, которые подсчитывают количество импульсов, поступающих от генератора 10 импульсов. Уровни выходного напряжения стробируемых компараторов 3 и 7 устанавливаются в момент воздействия импульсного сигнала от генератора 10 импульсов на управляющие входы компараторов 3 и 7 и зависят от уровней сигналов на информационных входах компараторов 3 и 7. При этом амплитуда и длительности выходных сигналов компараторов 3 и 7 стандартизированы, длительность сигналов не может быть меньше периода повторения импульсов от генератора 10. Выходные сигналы компараторов 3 и 7 жестко зафиксированы по времени относительно счетных импульсов, посту- , пающих на счетчики 4,8 с выхода элемента 11 совпадения.Таким образом, при флуктуации входного сигнала устройства под воздействием помех стандартизация по амплитуде и фиксация по времени сигналов управления режимом работы счетчиков 4 и 8 с помощью стробируемых компараторов 3 и 7 исключает сбои счетчиков 4 и 8 при подсчете импульсов от генератора 10 импульсов. По окончанию измерительного цикла Т, формируемого времязадаюшцм блоком 12, элемент 11 совпадения закрывается, коды чисел, накопленные в счетчиках 4 .и 8 за измерительный цикл и пропорциональные соответственно косинусу и синусу измеряемого сдвига фаз,- переписываются в цифровой процессор 9, счетчики 4,8 затем устанавливаются в исходное (нулевое), состояние, элемент 11 совпадения открывается, и цикл измерения повторяется. Цифровой процессор 9 вычисляет функцию арктангенса отношения измеренных величин и определяет сдвиг фаз между принимаемым и эта-лонным сигналами. В качестве логических элементов 2 и 6 используются элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, которые обеспечивают на выходе сигналы логической 1 при несовпадении полярностей входных импульсов и сигналы логического О, когда полярности входных импульсов совпадают.

Счетчики 4 и 8 могут быть реализованы в виде суммирующих счетчиков или в виде реверсивных счетчиков.

. . При использовании реверсивньгх счетчиков 4 и 8 сигналы с выходов стробируемых компараторов 3,7 управляют режимом счета, т.е. в моменты совпадения полярностей входных импульсов логических элементов 2,6 реверсивные счетчики 4,8 работаю на суммирование, при несовпадении - на вычитание.

В случае применения суммирующих счетчиков 4 и 8 в моменты совпадения полярностей входных импульсов логических элементов 2 и 6 счетчики 4 и 8 суммируют импульсы, поступающие от генератора 10, при несовпадении полярностей входных импульсов - не считают.. Для вычисления фазы сигнала (в цифровом процессоре 9) из результатов, накопленных в суммируюп(их счетчиках 4 и 8, вычитаются поправки, равные половине известного количества импульсов генератора 10 за имерительный цикл.

Времязадающий блок 12 обеспечивает формирование длительности цикла измерения, синхронизирует работу счетчиков 4, 8 и цифрового процессора 9.

Таким образом, в предлагаемом устройстве повьшается точность измерения сдвига фаз при наличии во входном сигнале помех, благодаря исключению сбоев счетчиков, обусловленных совпадениями по времени многократных пересечений нулевого уровня смесью сигнал - шум и счетных импульсов, поступающих на счетчики от генератора импульсов. Стробируемые компараторы 3 и 7, счетчики 4 и 8, элемент 11 совпадения, генератор 10 импульсов с указанными связями осуществляют преобразование интервалов времени,выделяемых логическими элементами 2 и 6 в цифровые коды при наличии во.входном сигнале помех.

ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СДВИГА ФАЗ, содержащий ограничитель сигнала, соединенный двумя выходами с первыми входами двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, эталонный генератор, соединенный с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыйи второй счетчики, выходы которых соединены с цифровым процессором, генератор импульсов, соединенный через элемент совпадения со счетными входами первого и второго счетчиков, времязадаювдий блок, вход которого соединен с генератором импульсов, а выходы с входами установки первого и второго счетчиков, с управляющим вхог дом цифрового процессора и с элементом совпадения, о т л и ч а ющ и и с я тем, что, с целью повышения точности измерения сдвига фаз, в него введены первый и второй стробируемые компараторы, информационные входы которых соединены соответSS ственно с выходами перйого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а (Л выходы - с управляющими входами соответственно первого и второго счетчиков, выход элемента совпадения соединен с управляющими входами стробируемых компараторов. . , со 00 4 to