Устройство для выделения признаков изображений Советский патент 1991 года по МПК G06K9/36 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе анализаторов оптического изображения.

Цель изобретения - повышение точности устройства.

На фиг. 1 изображена блок-схема устройства; на фиг.2 - матричная организация устройства; на фиг.З - принципиальная электрическая схема решающего блока; на фиг.4 - принципиальная электрическая схема блока управления; на фиг.5 - временная диаграмма работы устройства. $ Устройство выделения признаков (областей равной интенсивности) изображений (фиг.1) содержит матрицу фотоприемных элементов 1, оптические входы которых являются информационными входами устройства, блок 2 отображения - матрицу электрооптических преобразователей, оптические выходы которых являются оптическими выходами устройства, матрицу решающих блоков 3, генератор 4 линейно

изменяющегося напряжения (глин), блок 5 управления, источник 6 опорного напряжения. Первый Ui, второй Ua, третий Уз, четвертый 1М, пятый Us выходы блока 5 управления подключены к соответствующим управляющим входам решающих блоков 3. Шестой выход Ue блока 5 управления подключен к входу синхронизации генератора 4 линейно изменяющегося напряжения. Выход Е источника 6 опорного напряжения подключен к седьмым управляющим зходам решающих блоков 3. Связь блоков осуществляется через общую шину 7.

Каждый фотоприемный элемент 1 нагружен на блок 8 усиления (аналоговый усилитель). Матрица электрооптических преобразователей блока 2 отображения может быть аналогичной применяемым в пиктографических ЦВМ. Диапазон изменения выходного напряжения генератора 4 должен соответствовать диапазону интенсив- ностей изображения. Источник 6 опорного напряжения может быть любым обеспечисо

с

о о

00

о

00

вающим на своем выходе напряжение уровня логической 1.

Матричная организация устройства (фиг.2) состоит из отдельных расположенных в виде матрицы решающих блоков 3, информационные входы которых подключены через блоки 8 усиления к выходам соответствующих фотоприемных элементов 1, а информационные выходы - к входам соответствующих блоков 2 отображения (электрооптических преобразователей). Каждый из решающих блоков 3 имеет семь управляющих входов: первый Ui, второй U2, третий Уз, четвертый LM, пятый Us, шестой 1)мии, седьмой Е. Связь решающих блоков 3 с общей шиной 7 осуществляется с помощью внутренних шин 9.

Решающий блок 3 (фиг.З) содержит стробируемый компаратор 10, первый 11, второй 12 и третий 13 коммутаторы, первый 14 и второй 15 элементы памяти, сумматор 16 по модулю два, элемент И 17. Информационным входом решающего блока 3 является прямой вход стробиру- емого коммутатора 10, а информационным выходом - выход элемента И 17. Первый и второй управляющие входы стробируемого компаратора 10 являются вторым 1/2 и шестым Ui-лин управляющими-входами решающего блока 3. Управляющие входы первого

11,второго 12 и третьего 13 коммутаторов являются соответственно третьим Уз, четвертым L/4 и первым Ui управляющими входами решающего блока 3. Второй вход элемента И 17 является пятым управляющим входом Us, а информационный вход коммутатора 13 - седьмым управляющим входом Е решающего блока 3. Выход стробируемого компаратора 10 подключен к информационным входам коммутаторов 11 и

12,выходы которых подключены соответственно к входам элементов 14 и 15 памяти. Выходы элементов 14 и 15 памяти подключены к входам сумматора 16 по модулю два, выход которого подключен к первому входу элемента И 17. Информационный выход коммутатора 13 подключен к входу элемента 15 памяти.

В качестве стробируемого компаратора 10 может быть применен триггерный усилитель считывания. Однако известный усилитель срабатывает по заднему фронту управляющего сигнала - U2, сигнала блока 5 управления, Для обеспечения срабатывания по переднему фронту в данной реализации сигнал U2 может быть подан через инвертор на первый управляющий вход стробируемого компаратора 10. Вторым управляющим входом стробируемого компзратора 10 является обратный

вход триггерного усилителя считывания. В результате диаграмма состояний стробируемого компаратора 10 следующая|0,U2 0;

U вых 0,1)2 1 при U вх U глин: 1.U2 1 при U вх Углин

где UBX, UBUX - значения сигналов на входе

0 и выходе стробируемого компаратора 10,

В качестве коммутаторов 11-13 могут быть применены ключи на основе МОП- транзисторов. В качестве элементов памяти могут быть использованы входные емкости

5 сумматора 16 по модулю два, как это применяется в динамических логических элементах. В этом случае сумматор 16 по модулю два изготавливается на основе МОП-технологии.

0Блок 5 управления (фиг,4) содержит два

счетных триггера 18 и 19, генератор 20 импульсов, двоичный счетчик 21, элемент 22 задержки, элемент И 23, элемент И 24 с инверсным входом. Вход запуска ЗАП бло5 ка 5 управления подключен к установочному входу S счетного триггера 18, к входам сброса R двоичного счетчика 21 и счетного триггера 19 и к первому выходу Ui. Второй выход IJ2 блока 5 управления подключен к

0 прямому выходу генератора 20 импульсов, установочному входу S счетного триггера 19, счетному входу С двоичного счетчика 21 и к входу элемента 22 задержки, третий выход Уз - к выходу элемента И 23, четвертый

5 выход LM - к выходу элемента И с инверсным входом, пятый выход Us - к инверсному выходу генератора 20 импульсов, шестой выход Ue - к выходу счетного триггера 19. Выход счетного триггера 18 подключен к

0 Е1ходу запуска генератора 20 импульсов. Выход переполнения Р двоичного счетчика 21 подключен к входам синхронизации С счетных триггеров 18 и 19. Первый выход первого триггера двоичного счетчика

5 21 подключен к второму входу элемента И 23 и к инверсному входу элемента И 24 с инверсным входом. Выход элемента 22 задержки подключен к первому входу элемента И 23 и к прямому входу элемента И 24 с

0 инверсным входом.

Генератор 20 импульсов может быть выполнен по известной схеме. Элемент 22 задержки может быть любой, обеспечивающий задержку сигнала на время переключе5 ния первого триггера двоичного счетчика 21. В случае необходимости программирования блока 5 управления для получения различных уровней интенсивности могут быть применены генератор 20 импульсов с изменяемым периодом следования импульсов и двоичный счетчик 21 с изменяемым коэффициентом пересчета. Так, например, в приведенной реализации можно переключать различные RC-цепи генератора 20 импульсов, а в качестве двоичного счетчика 21 в этом случае может быть применен счетчик с переменным коэффициентом деления.

Устройство работает следующим образом.

Работа устройства при выделении таких признаков изображений, как области разной интенсивности, основана на преобразовании входного аналогового изображения в пропорциональной интенсивности электрический сигнал в каждом фотоприемном элементе 1, сравнении значения этого электрического сигнала с линейно изменяю щимся во времени сигналом с выхода генератора 4 в решающих блоках 3 и фиксации времени совпадения этих двух электрических сигналов, которое пропорционально интенсивности элемента изображения, соответствующего данной ячейке. Поскольку устройство работает циклически, и цикл состоит из N различных тактов, время совпадения определяется с точностью до такта. На временной диаграмме показаны уровни оптических потоков Ф1 и Ф2 , падающих на оптические входы фотоприемных элементов 1, которые соответствуют восьмому и четвертому уровням интенсивности. При возрастающем характере изменения электрического сигнала на выходе генератора 4 в первом такте цикла работы выделяются области с наименьшей интенсивностью, а в N-м такте - с максимальной интенсивностью. При этом диапазон значений интенсивности, входящих в один уровень, определяются периодом следования импульсов генератора 20 импульсов, входящего в состав блока 5 управления, а число уровней - количеством импульсов в цикле (в рассматриваемом примере ), т.е. коэффициентом пересчета двоичного счетчика 21 блока 5 управления. Содержимое двоичного счетчике 21 при этом однозначно соответствует номеру выделяемого уровня интенсивности.

Каждый такт работы устройства состоит из двух частей: считывание информации с выхода стробируемого компаратора 10 по второму U2, третьему Кз и четвертому U« сигналу блока 5 управления и обработка результата считывания с выдачей результата в оптической форме с оптического выхода соответствующих электрооптических прео&- разователей блока 2 отображения в течение действия импульса на пятом выходе Us блока 5 управления. Каждый нечетный такт считывания сигнала с выходов стробируемых

компараторов 10 производится в первые элементы 14 памяти через открытые третьим сигналом Уз блока 5 управления первые коммутаторы 11, а каждый четный такт - во 5 вторые элементы 15 памяти через открытые четвертым сигналом LM , блока 5 управления , вторые коммутаторы 12

Критерием срабатывания соответствующих электрооптических преобразовате- 0 лей блока 2 отображения в i-м такте является наличие комбинации состояний логического О и логической 1 или логической 1 и логического 0 на выходах элементов 14 и 15 памяти. Это соответствует 5 случаю, когда в i-м такте в соответствующих ячейках области равной интенсивности происходит совпадение уровней сигналов на информационном входе и на втором управляющем входе стробируемых компараторов

0 10. Тогда на выходах соответствующих сумматоров 16 по модулю два появляется сигнал логической 1, который проходит во второй части i-ro такта через открытые сигналом на пятом управляющем входе реша5 ющих блоков 3 элементы И 17 и вызывает срабатывание эле трооптических преобразователей блока 2 отображения.

Комбинация двух ло ических 1 на выходе элементов 14 и 15 памяти означает, что

0 совпадение уровней электрических сигналов в предыдущем такте не происходит, а двух логических О - что совпадение и выделение соответствующих областей происходит в более ранние такты.

5Цикл работы устройства начинается с

сигнала запуска ЗАП, посылаемого от внешнего устройства, например пульта. По этому сигналу счетный триггер 18 устанавливается в единичное состояние, обнуляет0 ся счетный триггер 19 и двоичный счетчик 21. Кроме того, этот сигнал, проходя через первый управляющий Ui вход на решающие блоки 3, коммутирует третьи коммутаторы 13, что вызывает запись логической 1 во

5 вторые элементы 16 памяти от источника 6 опорного напряжения.

Сигнал логической 1 с выхода счетного триггера 18 осуществляет запуск генератора 20 импульсов Начало первого

0 импульса с прямого выхода генератора 20 импульсов устанавливает счетный триггер 19 в состояние логической 1. Сигнал с выхода счетного триггера 19 проходит через шестой выход Uo блока 5 управления на

5 вход синхронизации генератора 4 и запускает его. Генератор 4 начинает вырабатывать линейно изменяющееся напряжение до конца данного цикла работы устройства. Рассмотрим первый гакг работы устройства.

По первому импульсу, действующему через второй управляющий вход U2 решающих блоков 3 на первый управляющий вход стробируемых компараторов 10, происходит считывание информации из фотоприемных элементов 1. Согласно диаграмме работы стробируемого компаратора 10 на его выходе будет сигнал логического О, если уровень сигнала на информационном входе ниже, чем уровень сигнала Углин на втором управляющем входе компаратора, в противном случае будет сигнал логической 1,

Третий Уз и четвертый 1)4 сигналы блока 5 управления обеспечивают поочередную коммутацию первого 11 ,и второго 12 коммутаторов. Это достигается с помощью элементов И 23 и 24 блока 5 управления. Каждый нечетный импульс, определяемый единичным состоянием первого триггера двоичного счетчика 21, открывает элемент И 23 и импульс с прямого выхода генератора 20 импульсов проходит через элемент 22 задержки и элемент И 23 на третий выход Уз блока 5 управления. Каждый четный импульс, определяемый нулевым соотношением первого триггера двоичного счетчика 21, открывает элемент И 24 с инверсным входом и импульс проходит на четвертый выход 1М блока 5 управления. Следовательно, первый импульс, являясь нечетным, вызывает коммутацию первых коммутаторов 11 и запись сигнала с выходом стробируемых компараторов 10 в первые элементы 14 памяти.

Во второй части первого такта вырабатывается импульс с инверсного выхода генератора 20 импульсов, который поступает на пятые управляющие входы Us решающих блоков 3. Этот импульс открывает элементы И 17. Сумматоры 16 по модулю два осуществляют суммирование содержащего первого 14 и второго 15 элементов памяти. Если в обоих элементах памяти записаны логические 1, что означает непревышение уровня сигнала на втором управляющем входе стробируемых сигналом на информационном входе, то на выходе соответствующих сумматоров-16 по модулю два будет логический О, и соответствующие электрооптические преобразователи блока 2 отображения не срабатывают. Если же в первом элементе 14 памяти окажется записанным логический О, что означает в первом такте равенство нуля, падающего на соответствующие ячейки оптического потока, первый уровень яркости, то сигнал логической 1 на выходе сумматоров 16 по модулю два, пройдя через открытые элементы И 17, вызовет срабатывание соответствующих электрооптических преобразователей блока 2 отображения.

В течение первой части следующего второго такта (и далее каждого четного

такта) производится перезапись второго элемента 15 памяти через открытый коммутатор 12, Аналогично в течение второй части такта производится анализ содержимого первого 14 и второго 15 элементов памяти

0 и в случае комбинации логический О - логическая 1 или логическая 1 - логический О будут; срабатывать соответствующие электрооптические преобразователи блока 2 отображения.

5 В течение последующих тактов производится выделение областей с более высокими интенсивностями. Последний N-й импульс с прямого выхода генератора 20 импульсов вызывает переполнение дво ич0 ного счетчика 21, проходит на его выход Р переполнения и задним фронтом сбрасывает счетные триггеры 18 и 19. Сигнал логического О на выходе счетного триггера 18 останавливает генератор 20 импульсов, а на

5 выходе счетного триггера 19 - генератор 4.

Формула изобретения . 1, Устройство для выделения признаков изображений, содержащее фотоприемные элементы, оптические входы которых яв0 ляются информационными входами устройства, решающие блоки, выходы которых соединены с входами блока отображения, блок управления, первый выход которого подключен к первым коммутирующим вхо5 дам решающих блоков, отличающееся тем, что, с целью повышения точности устройства, оно содержит генератор линейно изменяющегося напряжения, источник опорного напряжения и блок усиления, вто0 рой, третий, четвертый и пятый выходы блока управления подключены соответственно к первым стробирующим входам, вторым коммутирующим входам, третьим коммутирующим входам и входам опроса решающих

5 блоков, вторые стробирующие входы которых соединены с выходом генератора линейно неменяющегося напряжения, опорный вход каждого решающего блока подключен к выходу источника опорного

0 напряжения, информационные входы решающих блоков соединены с выходами соответствующих блоков усиления, входы которых подключены к выходам фотоприемных элементов.-шестой выход блока управ5 ления подключен к входу синхронизации генератора линейно изменяющегося напряжения.

2.Устройство по п.1,отличающееся тем, что решающий блок содержит строби- руемый компаратор, три коммутатора, два

элемента памяти, сумматор по модулю два и элемент И, причем информационный и управляющий входы первого коммутатора являются соо-тветственно опорным и первым коммутирующим входами блока, прямой вход стробируемого .компаратора является информационным входом блока, первым и вторым стробирующими входами которого являются управляющие входы стробируемого компаратора, выход которого подключен к информационным вхо0

дам второго и третьего коммутаторов, управляющие входы которых являются соответственно вторым и третьим коммутирующими входами блока, а выходы соединены с входами соответствующих элементов памяти, выходы которых подключены к входу сумматора по модулю два, выход которого соединен с одним входом элемента И, другой вход которого является входом опроса блока, а выход элемента И является выходом блока.

Изобретение относится к автоматике и вычислительной технике и предназначено для анализаторов оптических изображений. Целью изобретения является повышение точности устройства. Устройство содержит фотоприемные элементы, решающие блоки, блок отображения, блок управления, генератор линейно изменяющегося напряжения, источник опорного напряжения, блоки усиления. Решающий блок содержит стробируемый компаратор, три коммутатора, два элемента памяти, элемент И, сумматор по модулю два. Благодаря обработке полутоновых изображений достигается высокая точность устройства. 1 з.п. ф-лы, 5 ил.

/

А

V

ъ/х

Л Л Л А

Л

% Утг Un Un UTS иГ6 5

Фиг.1

////7/////////////////

////////////7 //////// л

М

77

И

I/

72 ГЗ

Г5

7 иалыи tfW

«4J

П П П П П FLJlП

П

П

П

П

П

П

П

П

Г 1Г 1ГПГПГ 1ГПГ 1П

П

П

П

П

П

Фиг.5