Устройство для цифровой фильтрации Советский патент 1985 года по МПК G06F17/14 H03H17/04 G06F17/17 

чИзобретение относится к вычислительной технике и может быть испол зовано в системах цифровой обработки радиолокационных, сейсмических, гидроакустических, видео и других сигналов. Цель изобретения - расширение функциональных возможностей за счет выполнения дискретного преобразования Фурье. На фиг.1 показана структурная схема предлагаемого устройства; на фиг.2 - блок-схема алгоритма работы устройства при вычислении дискретного преобразования Фурье. Устройство для цифровой фильтрации содержит N умножителей 1. i (i 1,N), сумматоры 2.i, регистры 3.1, 4.1, блок элементов И 5, счетчик 6, генератор 7 тактовых импульсов, дешифратор 8. Счетчик 6 имеет коэффициент пересчета, равный N. Ре гистры 4 должны принимать информацию с двух направлений. Дешифратор 8 дешифрирует нулевое M(N-1) состо яние счетчика 6. Работа устройства при вьтчислении дискретного преобразования Фурье. Устройство должно вычислять след клцее вьфажение: N-1 )(n)w; , ( где х(п) - элементы исходной последовательности длины N i Х(к) - элементы преобразованной последовательности; W - весовые кoэффициeнтыj Будем рассматривать только наибо лее распространенный случай, когда х(п) - последовательность двйствите ных чисел. Тогда выражение (1) можно переписать в ввде ReX(K)Xx(n)RgW, )Zx{n). Очевидно, что разница между вы« ислением вьфажения (2) и (3) состо 94 ит только в том, что при вычислении (2) на вторые входы умножителей 1 будут подаваться действительные части , при вычислении (3) - мнитмые части . Порядок следования входных данных и весовых коэффициентов для выражений (2) и (3) идентичен. Поэтому в дальнейшем будем рассматривать только выражение (2), а для компактности записи считать Х(к) и W действительными числами. На второй вход умножителя 1.1 подаются весовые коэффициенты V( умножителя 1.2 - умножителя 1.3 ; умножителя 1 .NДля примера рассмотрим вычисление дискретного преобразования Фурье 5. В исходном состоянии регистры 3.1 обнулены, на управляклций вход устройства поступает сигнал логической единицы, разрешающий прохождение информации через блок элементов И 5 и разрешающий счет для счетчика 6, Условимся, что информация в регистры 3 и 4 принимается по заднему фронту синхросигнала. При описании работы устройства сразу учитывать, что .у . В первом такте на вход устройства поступает х(0). На вход всех умножителей 1 поступает W°. В конце такта в каждый регистр 3.iзаписывается значение х(0) w . Во втором такте на вход устройства поступает х(1). На вход умножителя 1.1 поступает W, умножителя 1.2 - W ; умножителя 1.3 - W, умножителя 1.4 i умножителя 1.5 -Wj .На сумматоре 2.1 форми3 1. руется сумма: x(1)V/j +x(0)W ; на сумматоре 2.2 - (0)W ; на сумматоре 2.3 - x(1)/s -bxCOW на сумматоре 2,4 - x(1)w| +x(0)W j на сумматоре 2.5 - x(1)(0) W. . В третьем такте на вход устройства поступает х(2). На вход умножителя 1.1 поступает W умножителя 1.2 -W|; умножителя 1.3 - W, умножителя 1.А - W|, умножителя 1.5Wy . На сумматоре 2.1 формируется сумма: x(2)wj +х(1) (0)W i на сумматоре 2.2 - х(2) А«у+х(1) + +x(0)W j на сумматоре 2.3 - х(2) xWr+xCi) Atf -«-xCOw i на сумматоре 2,4 - х(2) (1) w} +x(0) на сумматоре 2.5 - х(2) Wr+x(1)Wr + (0)W .

31

в четвертом такте на вход устройСГва поступает х(3). На вход умножителя 1.1 поступает Wt ; умножителя 1.2 -VJj; умножителя 1.3 , умножителя 1.4 -W°-, умножителя 1.5 -W. На сумматоре 2.1 формируется сумма: х(3) (2) Wj + xd) (0)W ; на сумматоре 2.2 x(3)WL+x(2) Wj+x(1) W/+x(0)W i на сумматоре 2.3 - x(3) l+x(2) (1)Y/r+x(0) W j на сумматоре 2.4x(3) W +к(2) W -f-xd) (0) W ;

Ьt

на сумматоре 2.5 - x(3) W+x(2) W++x(l) wt-i-x(0)w .

В пятом такте на вход устройства поступает х(4). На вход умножителя 1.1 поступает Wy , умножителя 1.2Wj; умножителя 1.3 - W , умножителя 1.4 - Wjv умножителя 1.5 - W. На сумматоре 2.1 формируется преобразованный отсчет X(4)x(4)Wy «x(3)i /|+х(2) w|+x(1)wj+x(0) W ; на сумматоре 2.2 - преобразованный отсчет Х(3)х(4) (3)Wf«-x(2)(1) Wj+x(0) W i на суьматоре 2.3 преобразованный отсчет X(2)x(4)w + +х(3)Х/5 +х(2) (1)w/+x(0)W i на сумматоре 2.4 - преобразованный отсчет X(1)x(4)(3)vQ3+x(2)W5- + +x(1)V(/i +х(0) W i на сумматоре 2.5 преобразованный отсчет X(0)x(4)W +x(3)V( +х(2) (1)w +х(0) w . . Сигнал второго выхода дешифратора 8 разрешает прием в регистры 4 информа1У1И, поступившей на их первые информационные входы. По отрицательному перепаду синхроимпульса, поступившего с выхода генератора 7, в конце пятого такта в регистры 4.1-4.5 принимаются значения Х(4)-Х(0) соответственно.

В шестом (N+1) такте на вход устройства поступает нулевой отсчет новой последовательности х (0). С первого выхода дешифратора 8 поступает сигнал обнуления регистров 3. На входы умножителей 1 поступают весовые коэффи1Ц1енты, как в первом такте работы устройства. На выходах всех сумматоров появляется x40)N,. Сигнал с второго выхода дешифратора 8 разрешает прием в регистры 4 информации, поступающей на их второй информационный вход. В конце такта в ре96894 -

гистр 4.2 записывается Х(4) в регистр 4.3 - X(3)i в регистр 4.4-Х(2) ,в регистр 4.5-Х(1).

В седьмом такте на вход устройст, ва поступает х (О. На входы умножителей 1 поступают такие же весовые коэффициенты, как во втором такте, и продолжается вычисление преобразо, ванных отсчетов новой последователь- . ,0 ности х (к). В конце такта в регистр 4.5 принимается Х(2); в регистр 4.4 X(3)i в регистр 4.3 - Х(4).

В дальнейшем вычисления повторяются с периодом, равным пяти тактам. На фиг.2 приняты следующие условные обозначения: - обнуление .регистров 3iO|,- результат, вычисленный на i-M умножителе .-, результат , вычисленньй на -м суммато-Q ре 2. i ; результат, вычисленный на i-M сумматоре 2.вк-м такте; Р4- 5- в регистр 4. принимается число, которое не будет использовано прИ.вычислении;Х (к) - к-й преобразованный отсчет, Р-той входной последовательности .

При реализации процедуры цифровой фильтрации устройство должно вычислять выражение вида

N-1 30

X((к-n)h(t , C-V

где Ь (п) - коэффициенты импульсной

характеристики, x(i) - отсчеты входного сигнала.

При работе устройства в режиме цифрового фильтра на вход запуска устройства подается сигнал логического нуля, разрывающий обратную связь между выходом сумматора ZN и входом регистра 3.1. Этот же сигнал устанавливает счетчик 6 в (N-l)-e состояние, тем самым разрешая прием

в регистры 4 информации, поступающей на их первые информационные входы.

На вход умножителя 1.i постоянно поступает коэффициент 1(N-i). Вычисление проходит непрерывно. В

каждом такте на вход устройства поступает новый отсчет входного сигнала х(к). В конце к-го такта в регистр 4 принимается значение отфильтрованного отсчета Х(к).

И

УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФШ1ЬТРА 1ИИ, содержащее N умножителей, (N-1) сумматоров и (N-1) ре- гистров, причем выход -го (i 1,N-1) регистра подключен к первому входу -го сумматора, второй вход которого подключен к выходу ((+1)-го умножителя, первый вход которого является