Управляемая линия задержки Советский патент 1985 года по МПК H03K5/13 

, 1

Изобретение относится к области дискретной техники и может быть использовано в имитаторах помех для широкополосных систем связи.

Цель изобретения - распщрение области применения за сЧет уменьшения величины дискретного шага изменения задержки и обеспечение изменения задержки по заданному закону.

На чертеже изображена структурная электрическая -схема управляемой линии задержки.

Предлагаемая линия содержит задающий генератор 1, счетчик 2, дешифратор 3, первый мультиплексор 4, сдвигающий регистр 5, источник задерживаемой информации, например генератор 6 псевдослучайной последовательности, второй мультиплексор 7, D-триггер 8, первьй 9 и второй 10 реверсивные счетчики, истсгчник 11 программируемьк сигналов.

В этом устройстве последовательно соединены задающий генератор 1, счетчик 2 импульсов, дешифратор 3, первьп мультиплексор 4, кроме того, последний (к-й) выход дешифратора 3 соединен с тактовыми входом сдвигаюего регистра 5 и генератора 6 псевослучайной последовательности. Выход первого мультиплексора 4 подключен к управляющему входу D-триггера 8,управляющие входы первого мультиплексора 4 соединены выходами первого реверсивного счетчика ,9. Выход генератора псевдослучайной последовательное ти 6 соединен с информационным вхоом сдвигакяцего регистра 5, выходы сдвигающего регистра 5 соединены с нформационными входами, в торого мультиплексора 7. Выход второго мультиплексора 7 соединен с информационным входом D-триггера 8, управляющие вхоы второго мультиплексора 7 соедине ны с выходами второго реверсивного четчика 10. Счетные входы второго еверсивного счетчика 10 соединены с выходами импульсов переноса первого реверсивного счетчика 9, счетные входы первого реверсивного счетчика 9 соединены с выходами источника 11 программных сигналов. Структура сточника 11 определяется требуемым законом изменения задержки. Он может содержать, например для линейного закона, первый 12 и второй 13 элеенты И, выходы которых являются выодами- источника программируемых

97068

сигналов, первые входы объединены и подключены, например, через делитель 14 частоты, к выходу генератора 1, а вторые входы подключены, например, через соответствуюп1ие контакты переключателя 15, к шине питания. Возможно также подключение счетных входов реверсивного счетчика 9 к .внешним устройствам, определяющим закон изменения задержки.

Генератор псевдослучайной последовательности 6 может быть выполнен по произвольной схеме. Наличие тактового входа вызвано необходимостью

15 синхронизации выходного сигнала с тактовым сигналом регистра 5.

Управляемая линия задержки работает следующим образом.

20 В исходное состояние все разряды первого реверсивного счетчика 9, второго реверсивного счетчика 10, счетчика 2 импульсов находятся в нулевом состоянии. Задающий генератор 1 вырабатывает последовательность прямоугольных импульсов, которые поступают на вход счетчика 2 импульсов. Счетчик 2 импульсов осуществляет подсчет поступанщих на его вход импуль,jj сов, в результате чего на его выходах формируются двоичные, г-разрядные кодовые комбинации, изменяющиеся с приходом очередного импульса. Информагщя в виде двоичных, г-разрядных кодовых комбинаций поступает на входы полного дешифратора 3. Число выходов полного дешифратора 3 равно к 2-,, где г - число входов дешифратора. Таким образом, двоичные г-разрядные кодовые комбинации преоб 0 разуются в параллельные, к-разрядные, унитарные кодовые комбинации. Унитарным кодом назьшается код, в каждой двоичной комбинации которого присутствует только одна единица. Та КИМ образом, на выходах дешифратора

3 в фиксированный момент времени присутствует кодовая комбинация, имеющая только одну единицу. С приходом очередного импульса на вход счетчика 2 на его выходе изменяется кодовая комбинация, следовательно на выходе дешифратора 3 также меняется кодовая комбинация за счет перехода единицы в следующий разряд. Поскольку импульсы на вход счетчика 2 поступают непрерьюно, то на его выходах непрерывно изе(еняется кодовая Комбинация, и следовательно, непрерывно

31

изменяется кодовая комбинация на выходе дешифратора 3, т.е. единица поочередно появляется на каждом из выходов с частотой fo/к, где к - число выходов дешифратора, а „ - частота задающего имитатора.

Выходы дешифратора 3 подключены к информационным входам первого мультиплексора 4, работой которого управляет первый реверсивный счетчик 9. Каждой двоичной комбинации, снимаемой с выходов первого реверсивного счетчика, 9, соответствует коммутация определенного информационного входа первого мультиплексора 4 на его выход. Таким образом, единица, поочередно со сдвигом на один такт, появляющаяся на информационных входах первого мультиплексора 4, при коммутации определенного входа мультиплексора 4 на выход, попадает на выход мультиплексора 4. При этом единица в выходной бинарной последовательности TaitjKe будет иметь временной сдвиг, однозначно определяемый тем, с какого из информационных выходов последовательность поступает ид выход. Кроме того, с. последнего выхода дешифратора 3 последовательность импульсов поступает на тактовые входы генератора 6 псевдослучайной последовательности и сдвигающего регистра 5, на информационный вход которого поступает; псевдослучайная последовательнос-ць с генератора псевдослучайной - последовательности 6, Сдвигающий регисур поразрядно подключен к -информациойным входам второго мультивибратора 7, К управляющим входам второго мультивибратора 7 подключен второй реверсивный счетчик 10, поэтому каждой двоичной комбинации, снимаемой .с , выходов второго реверсивного счетчика 10, соответствует коммутация определенного разряда сдвигающего регистра 5 на вход второго мультиплексора J7. Поскольку сдвигающий регистр 5 тактируется импульсами с последнего выхода дешифратора 3, то разница во времени между импульсами, идущими с первого и последнего выходов депшфратора 3, соответствует задержке одного разряда сдвигающего регистра 5, При управлении вторьм реверсивным счетчиком 10 второго мультиплексора 7 на выход мультиплексора 7 коммутируется псевдослучайная последовательность с разрядов сдвигающего ре-i гистра 5, причем задержка псевдослу97068

, чайной последовательности однозначно определяется номером разряда коммутируемого на выход второго мультиплексора 7. Таким образом, изменяя

5 состояние второго реверсивного счетчика 10, можно управлять задержкой псевдослучайной последовательности в пределах числа разрядов сдвигающего регистра 5 с дискретным шагом, рав0 ным одному такту. Выход первого

мультиплексора 4 соединен с управляющим входом D-триггера, а выход второго мультиплексора 7 соединен с информационнь1м входом D-триггера 8.

5 Как известно D-триггер является элементом задержки в том смысле, что инт формация поступает на выход с информационного входа только.тогда, когда на управляющем входе есть импульс. Таким образом, импульсы с выхода первого мультиплексора 4 являются управляющими для прохождения псевдослучайной последовательности с выхода второго мультиплексора 7 на

5 выход D-триггера 8. Тем самым осуществляется изменение задержки псевдо случайной по следов ательности,пос тупающей с выхода второго мультиплексора 7 на информационный вход В-триг0 гера 8, в пределах одного разряда сдвигающего регистра 5 с дискретным шагом равным разнице во времени появления единицы на двух последовательных вькодах дешифратора 3, т.е.

равным -периоду следования импульсов

5

задающего генератора 1.

Изменение задержки псевдослучайной последовательности на выходе D-триггера может осуществляться по

jj требуемому закону, например, либо по Линейно-возрастающему, либо по липбйно-убывающему. Оба эти релшма рабОтй с точки зрения принципа функционирования идентичны В обоих случая импyльcы от задающего генератора 1 через делитель 14 частоты поступают на вход первого и второго элементов И 12 и 13. В зависимости от выбранного закона изменения задержки необходимо подать положитель0ный потенциал на соответствующий элемент И с помощью, например, ме|Ханич€ского переключателя 15, Согласно указанной схеме в одном случае закон изменения задержки будет линейно-возрастающим, во втором случае - линейно-убывающим. При этом юткрьшается соответствующий элемент JHj, либо 12, либо 13 соответственно. и через делитель 14 частоты -управляющие импульсы от задающего генератора 1 поступают на один из счетных входов первого реверсивного счетчика 9. Если импульсы поступают на счетный вход +1, тдч первый реверсивный счетчик 9 осуществляет счет импульсов от О до 2, где п -, число выходов счетчика, соответствующее числу его ячеек, т.е. обеспечивается линейновозрастающий закон изменения задержки Если же импульсы поступают на счетный вход -1, счет происходит от до О, тем самым обеспечивается линейно-убывакнций закон изменения задержки. Осуществляя счет поступающих на вход импульсов, первый реверсивньй счетчик 9 управляет первым мультиплек сором 4, т.е. на выход первого мультиплексора 4 последовательно коммутируются информационные входы с частотой управляющих импульсов, поступаю щих на счетный вход первого реверсивного счетчика 9. При полном заполнении первого реверсивного счетчика 9 импульс с выхода переноса п пост пает на счетный вход +1 второго реверсивного счетчика 10. При поступлении управлякнцих импульсов на счетнь1й вход -1 первого реверсивного счетчика 9 происходит обратный счет импульсов, и при переходе счетчика из состояния полного обнуления в состояние 2 импульс с выхода переноса О поступает на счетный вход -1 второго реверсивного счетчика 10, Второй реверсивный счетчик 10, осуществляя или обратньй подсчет поступающих импульсов .от первого реверсивного счетчика 9, управляет вторым мультиплексором 7, коммутируя псевдослучайную последовательность с разря1дов сдвигающего регистра 5 на выход второго мультиплексора 7. Таким образом изменение задержки псевдослучайной последовательности осуществляется за счет подсчета управляняцих импульсов реверсивными счетчиками 9 и 10. Первый реверсивный счетчик 9 осуществляет изменение задержки псевдослучайной последовательности в пределах одного разряда сдвигающего регистра 5, а второй реверсивньй счетчик 10 в пределах от первого до последнего разряда сдвигающего регистра 5. Поскольку управляинцие импульсы от задающего генератора 1 через делитель 14 частоты поступают непрерьшно на счетньй вход первого реверсивного счетчика 9, то и изменения задержки псевдослучайного сигнала также происходит HenpepijiBHo. Подключение счетных входов реверсивного счетчика 9 к внешним программирующим устройствам позволяет получить в общем случае произвольньй закон изменения задержки, определяемьй структурой внешнего программирующего устройства. Формула изобретения 1.Управляемая линия задержки, содержащая сдвигающий регистр и источник задерживаемой информации, выход которого соединен с информационным входом сдвигающего регистра, о т л и чающаяся тем, что, с целью расширения области применения за счет Уменьшения величины дискретного шага изменения задержки и обеспечения изменения з адержки по заданному закону, в нее введены последовательно соединенные - зад акяций генератор, дешифратор и первый мультиплексор, а также второй мультиплексор, первьй и второй реверсивные счетчики,: D-триггер и источник дрограммируемых сигналов, причем управляющие входы первого мультиплексора соединены с выходами первого реверсивного счетчика, -а выход первого мультиплексора соединен с управляющим входом D-триггера, последний (к-й) выход дешифратора, кроме того, соединен с тактовыми входами сдвигающего регистра и источника задерживаемой информации, выходы сдвигающего регистра соединены с информационными входами второго муль типлексора, управлякщие. входы второго мультиплексора соединены с выходами второго реверсивного счетчика, вьгкод второго мультиплексора соединен с информационным входом D-триггера, счетные входы второго реверсивного счетчика-1 соединены с выходами сигналов переноса первого реверсивного счетчика, а счетные входы первого реверсивного счетчика соединены с выходами источника программируе- . мых сигналов, вьпсод D-тркггера является выходом устройства. 2.Управляемая линия задержки по П.1, о т л и ч а ю щ, а я с я тем, что, с целью обеспечения изменения задержки по линейному закону, источник программируемьк сигналов содержит первьй и второй элементы И, дели711970688

тель частоты и переключатель, подклю- объединены и подключены через деченный к шине питания, выходы пер- литель частоты к выходу задающего вого и второго элементов И являются генератора, вторые входы элементов выходами источника программируемых И подключены к соответствующим выхосигналов, .первые входы элементов И 5 дям переключателя.

Изобретение относится к области дискретной техники и может быть использовано в имитаторах помех для широкополосных систем связи. Цель изобретенияг - расширение области применения устройства путем уменьшения величины дискретного шага изменения задержки и -обеспечение изменения задержки по заданному закону. Устройство содержит сдвигающий регистр 5 и источник задерживаемой информа ции, например генератор 6 псевдослучайной последовательности импульсов, Дл-я достижения поставленной цели в устройство дополнительно введены задающий генератор 1, счетчик 2, дешифратор 3, первьй 4 и второй 7 мультиплексоры, D-триггер 8,первый 9 и второй 10 реверсивные счетчики и источник 11 программируемых сигналов. Генератор 6 псевдослучайной последовательности может быть выполнен по С произвольной схеме. Наличие тактового 5g входа необходимо для синхронизации (Л выходного сигнала с тактовыми сигналами регистра 5. 1 з.п. ф-лы, 1 ил. I-I L. .J