Преобразователь перемещения в код Советский патент 1985 года по МПК H03M1/14 

4. Преобразователь по п, 1, отличающий с я тем, что оперативное запоминающее устройство выполнено на D-триггерах, информационные входы которых образуют группу входов Устройства, а входы синхронизации объединены и являются управляющим входом устройства, инверторные выходы D-триггеров являются выходами устройства.

5. Преобразователь по п. 1, отличающийся тем, что формирователь импульсов записи содержит три последовательно соединенных инвертора и элемент И-НЕ, вход первого инвертора соединен с первым входом элемента И-НЕ и является входом формирователя, выход последнего инвертора соединен с вторым входом элеме.нта И-НЕ, выход которого является выходом формирователя.

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий осветитель, оптически соединенньй через отверстия диафрагмы, выполненные с шагом , отверстия нониусного кодового элемента, выполненные с шагом а, a( 0,25), где k - целое положительное число, и фоконы с первым и вторым фотоприемниками, выход первого фотоприемника соединен с входом преобразователя напряжения в код, выход второго фотоприемника соединен с входом формирователя управляющего сигнала, выход которого соединен с первым входом первого блока вычитания, постоянное запоминающее устройство, выходы которого соединены с первой группой входов первого блока вычитания, выходы которого являются выходами преобразователя, отличающийся тем, что, с целью повьшения точности преобразователя, .в него введены формирователь импульсов записи, оперативное запоминающее устройство, второй и третий блоки вычитания, выходы преобразователя напряжения в код соединены с первыми группами входов второго и третьего блоков вычитания, выходы третьего блока вычитания соединены с второй группой - входов первого блока вычитания, выходы пбстоянного запоминающего устройства соединены с второй группой входов второго блока вычитания, вЫходы которого соединены с группой входов оперативного запоминсшзщего устройства, выходы которого соединены с второй группой входов третьего блока вычитания, выход формирователя управляющего сигнала соединен через формирователь i О) импульсов записи с входом управле.ния оперативного запоминающего устройства. 2,Преобразователь по п. 1, отличающийся тем, что, второй блок вычитания содержит две группы инверторов и сумматор, входы первой группы инверторов являются первой группой входов блока, выходы первой группы инверторов соединены с первой группой входов сумматора, вторая группа входов которого является второй одноименной группой входов блока, выходы сумматора соединены с входами второй группы инверторов, выходы которой являются выходами блока, 3.Преобразователь по п. 1, о т л и.чающийся тем, что,третий блок вычитания содержит сумматор. и группу инверторов, первая и вторая группа входов сумматора являются соответствующими группами входов блока, .выходы сумматора соединены с входами группы инверторов, выходы которой являются выходами блока.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве преобразователей механических перемещений в цифгровой код.5

Цель изобретения - повьшение точности преобразователя.

На фиг, 1 представлена функциональная схема преобразователя перемещения в код на фиг, 2 - структурные схемы . блоков вычитания оперативного запоми- накяцего устройства и формирователя иютульсов записи и соединения этих блоков с другими блоками преобразователя; на фиг, 3 т- зависимости сигна- 5 ов в преобразователе от преобразуемого перемещения пунктиром показаны отклонения сигналов, вызванные погрешностью преобразователя напряжения в код).20

Преобразователь перемещения в код (фиг, l) содержит входной вал 1, диафрагму 2, нониусный кодовый элемент 3, фоконы 4, фотоприемникй 5, формирователь 6 управлякяцего сигнала, прстоянное запоминающее устройство (ПЗУ 7, преобразователь 8 напряжения в код (ПНК|, блоки 9-11 вы- . читания, оперативное запоминающее устройство (ОЗУ) 12, формирователь J3 импульсов записи, блок 10 вычитания содержит блок 14 инверторов, сумматор 15 и блок 16 .инверторов, блок 11 вычитания содержит сумматор I7 и блok 18 инверторов,, оперативное запо- 35 минающее устройство 12 содержит блок 19 D-триггеров, а формирователь 13 импульсов записи - инверторы 20-22 и элемент Й-НЕ 23,

Преобразователь перемещения в код работает следующим образом.

При вращении входного вала 1с диафрагмой 2 оптические сигналы на выходах нониусного кодового элемента 3 изменяются от нуля до максимального значения по треугольному закону с периодом 01. Пространственный фазовый сдвиг между оптическими сигналами, поступающими (через фоконы 4) на фотоприемники 5, состав:ляет четверть периода, т,е, QO/ фотоприемники 5 вырабатывают электри ческие сигналы, пропорциональные оптическим сигналам на выходе ноннусного кодового элемента 3 (фиг. За). Сигнал с выхода одного из фотоприем- НИКОВ 5 поступает на вход ПНК В, который работает, например, в двоичном коде. При Изменении сигнала от нуля до максимума, на выходе ПНК 8 происходит увеличение значений выходного кода. При этом максимальному значению сигнала на входе ПНК В соответствует максимальный код на выходе ПНК 8 (фиг, 3Ь), Дискретность выходного кода ПКН 8 условно не показана, так как приращения кода, соответствующие младшему разряду, малы. Выходной код с ПКН 8 поступает на блок II вычитания, где происходит вычитание выходного кода ОЗУ 12 из выходного кода ПЕЙС 8, Выходной код ОЗУ 12 равен аддитивной погрешности ПНК 8, Выходной код блока 11 вычитания поступает на вход блока 9 вычитания, где происходит формирование выходного кода преобразователя перемещения в код, . Одноаначное определение перемещения с помощью ПКН 8 происходит только на первой половине шага а . Для полу чения однозначного отсчета на всем . периоде опсфной шкалы q используется сигнал с другого фотоприемника 5, Этот сигнал поступает в формирователь 6 управлякадего сигнала, где происходит формирование из него сигнала прямоугольной формл фиг, 38). Изменение полярности управляющего сигнала происходит в те моменты, когда сигнал с фотоприемника 5, соединен ного с ПНК 8, имеет максимальное или мини альное значение. Сигнал с формирователя 6 управляющего сигнала управляет работой .блока.9 вычитания. При изменении кода иа выходе ПНК 8 от минимального р,о максимального значения блок 9 вычитания по сигналу формирователя 6 управляющего сигнала пропускает выходной код блока 11 вычитания на выход без изменения, а при переходе через границу неоднозначности, т.е. через , в блоке 9 вычитания происходит операция вычитания из кода, записанного в ПЗУ 7j выходного кода блока 11 вычитания. Значение кода,, записанного в ПЗУ 7. в два раза больше, чем максимальное значение кода на выходе ПНК 8. В результате на выходе блока 9 вычита ния при повороте вала 1 от нуля до а, происходит однозначное возрастание кода от нуля до максимального значения, равного значению кода, записанного в ПЗУ 7. Зависимость выходного кода блока 9 вычитания от преобразуемого перемещения при отсутствии аддитивной погрещности ПНК 8 пока-, зана на фиг. 3 сплошной линией. Аддитивная погрешность ПНК 8 приводит к тому, что выходной код ПНК 8 смещается на величину абсолютной погрешности, как показано пунктиром на фиг. 3. Наличие аддитивной погрешности ПНК 8 может привести к тому, что выходной код сформируется с погрешностью, как показано на фиг. 3 пунктирной линией Причем знак погрешности изменяется при переходе через границу неоднозначности,, т.е. GO/2. Аддитивная погрешность ПНК 8 влияет на выходной код преобразователя тем, что выходной код ПНК 8 получает приращение, равное абсолютному значению.аддитивной по18грешности Д. Графически это показа-но на фиг. 3 пунктирной линией. Следствием зтого является возникновение неоднозначности выходного кода относительно преобразуемого перемещения, что показано на фиг. 3 пунктирной линией. В преобразователе перемещения в код устраненные влияния аддитивной погрешности ПНК 8 на выходной код преобразователя осуществляется с помощью блоков 10 и 11 вычитания, ОЗУ 12 и формирователя 13 импульсов записи. Выходные коды ПНК 8 и ПЗУ 7 поступают на входы блока 10 вычитания, с выхода которого код, равный разности код ПНК 8 и половины кода ПЗУ, поступает на вход ОЗУ 12, Код с выхода ПЗУ 7 поступает на вход блока 10 вычитания уменьшенным в два раза, что достигается смещением двоичного кода на один разряд в сторону мпадщих разрядов. Это производится соединением выходной шины i-ro разряда ПЗУ 7 с входной шиной (i-f) разряда блока 10 вычитания. В момент достижения выходным кодом ПНК 8 максимального значения происходит запись разиостиого выходного кода блока 10 вычитания в ОЗУ 12. Запись происходит по сигналу, сформированно1уог формирователем 13 импуль сов записи, вход которого соединен С выходом формирователя 6 управляющего сигнала. Код, записанный в ОЗУ 12, равен абсолютному значению погрешности ПНК 8. Этот код поступает в блок 11 вычитания, где происходит его вычитание из кода ПНК 8. R результате, на вход блока 9 вычитания поступает код, пропорциональный преобразуемому перемещению и не зависящий от аддитивной погрешности ПНК 8 (фиг. ЗЬ, сплошная линияу . Следствием устранения влияния аддитивной погрешности ПНК 8 является то, что однозначная зависимость выходного кода от преобразуемого пере- мещения имеет место на всем интёрва- ле шага опорной шкапы а, как показагно сплошной линией на фиг. 3г. Выходной код сумматора 15 поступает через блок 16 инверторов на информационные входы ОЗУ 12. Обратный код суммы прямого кода одного числа и обратного кода другого числа равен разности зтих двух чисел. Поэтому на информационные входы ОЗУ 12 посту

Нает код, равный разносги выходных кодов ПНК 8 и ПЗУ 7. При этом входные шины сумматора 15 соединены с выходными шинами ПЗУ 7 со сдвигом на .один разряд в сторону меньшего разряда, что обеспечивает поступление на вход сумматора 15 половинного значения выходного кода РЗУ 7.

Управляемый вход ОЗУ 12 соединен с выходом формирователя 13 импульсов записи, который формирует короткий отрицательный импульс (длительность которого равна времени запаздывания; сигнала в трех инверторах 20:-22,.

начинающийся в момент появления положительного фронта импульсй на выходе формирователя 6 управляющего сигнала.

Выходы ОЗУ Т2 соединены с входами сумматора 17 блока 11 вычитания. Таким образом, на вход сумматора 17 поступает обратное значение кода, записанного в ОЗУ 12, Выходной код сумматора 17, поступает на блока 18 инвертора, вьосодной код которого равен разности кодов ПНК 8 и ОЗУ 12. Этот разностный код поступает на вход блока 9 вычитания.

Выхс0

Фиг.

Фиг.2

/Г блоку 9 .

Г

а

х

/.

/.

ос

/

Фиг.3