Многостабильный триггер Советский патент 1985 года по МПК H03K29/00 G11C19/34 

Изобретение относится к автоматике и вычислительной технике и может быть применено в устройствах коммутации.

Цель изобретения - упрощение многостабильного триггера, в котором возможно переключение ячеек в любой последовательности при подаче одного сигнала на соответствующий вход.

На чертеже изображена схема многостабильного триггера.

Триггер содерж-ит -ячейки 1 памяти и многовходовой элемент ИЛИ-НЕ 2. Каждая ячейка памяти cocToW ИЗ элемента 3 задержки, выполненного на;конденсаторе, элемента ИЛИ 4, дополнительного элемента ИЛИ- 5, элемента И 6. Входы триггера обозначены позицией 7, выходы - 8.

Многостабильный триггер работает следующим образом.

В исходном состоянии на выходах всех ячеек напряжение отсутствует (логический О). При подаче на вход одной из ячеек, предположим первой, управляющего сигнала (логической 1) конденсатор, на котором выполнен элемент 3 задержки, заряжается. Когда напряжение на нем достигает порога срабатывания элемента 2, на

выходе последнего формируется сигнал «О, который обнуляет все ячейки, кроме той, на выходе которой действует управляющий сигнал, поскольку напряжение с конденсатора поступает на входы элементов 4 и 5 данной ячейки памяти. На выходах этих элементов, а, следовательно, и на выходе ячейки образуется сигнал логической единицы, который одновременно поступает на вход элемента 4 и поддерживает на его выходе сигнал «1. После прекращения действия управляющего, импульса элемент 2 переключается в состояние, при котором на его выходе формируется сигнал «I и, следовательно, на выходе элемента 5 тоже будет сигнал «1. Таким образом, первая ячейка находится во включенном состоянии.

В момент переключения элемента ИЛИ-НЕ 2 ячейка памяти удерживается во включенном состоянии за счет сохранения уровня логической 1 на конденсаторе 3. При подаче управляющего сигнала на вход другой ячейки ячейка памяти, которая включена ранее, включается за счет действия сигнала «О с выхода элемента ИЛИ-НЕ 2, а данная ячейка памяти включается так, как описано.

МНОГОСТАБИЛЬНЫЙ ТРИГГЕР, содержащий ячейки памяти, каждая из которых состоит из элементов ИЛИ и И, причем выход элемента ИЛИ соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, Afe;:; второй вход которого и выход элемента И являются соответствующими входом и выходом многостабильного триггера, отличающийся тем, что, с целью упрощения многостабильного триггера, он содержит элемент ИЛИ-НЕ, а в каждую ячейку памяти введены дополнительный элемент ИЛИ и элемент задержки, выполненный на конденсаторе, один вывод которого соединен с щиной нулевого потенциала, а другой - с вторым входом элем.ента ИЛИ, с первым входом дополнительного элемента ИЛИ и соответствующим входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом дополнительного элемента ИЛИ, выход которого соединен с вторым входом элемента И. (Л |С 00 о: