Устройство для исправления ошибок в кодовой комбинации Советский патент 1993 года по МПК H03M13/00 

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации с решающей обратной связью,

Целью изобретения является повышение вероятности обнаружения ошибки.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит пороговые блоки 1 и 2, ключ 3, элементы ИЛИ 6, 11, 13, счетчик 4, дешифратор 5, накопитель 7, сумматоры 8, 10 по модулю два, элемент И 9, блок 12 обнаружения ошибок.

Входы пороговых блоков 1,2 соединены со входом устройства, первым выходом которого является выход накопителя 7, а вторым выходом - выход элемента ИЛИ 13. Выход порогового блока 1 подключен ко входу ключа 3, первый выход которого подключен к первым входам сумматоров 8, 10 по модулю два. Второй выход ключа 3 подключен к первым входам элементов ИЛИ 6, 11. Выход порогового блока 2 подключен к

первому входу элемента И 9 и через последовательно соединенные счетчик А и дешифратор 5 - с третьим входом накопителя 7 и вторыми входами ключа 3 и элемента ИЛИ 13. Первый выход блока 12 обнаружения ошибок подключен к первому входу элемента ИЛИ 13, а второй выход подключен к третьему входу ключа 3 и ко второму входу накопителя 7, выход которого подключен ко второму входу сумматора 8 по модулю два, выход которого подключен ко второму входу элемента И 9, выход которого подключен ко второму входу сумматора 10 по модулю два, выход которого подключен ко вторым входам элемента ИЛИ 11 и ИЛИ 16. выходы которых подключены соответственно ко входу блока 12 обнаружения ошибок и к первому входу накопителя 7.

Все элементы и блоки известного устройства, за исключением ключа 3 и накопителя 7. функционируют без изменений, поэтому поясним назначение вновь введенных элементов, ключа 3 и накопителя 7.

ы о

о

Ключ 3 коммутирует информацию, поступающую с выхода порогового блока 1 на вход элемента ИЛИ 6, В случае, если кодовая комбинация принята с ошибками, но ее возможно использовать для исправления ошибок, по сигналам, поступающим от дешифратора 5 на второй и от блока 12 обнаружения ошибок на третий входы, ключ 3 коммутирует информацию с выхода порогового блока 1 на сумматоры 8 и 10 по модулю два.

Счетчик 4 подсчитывает количество сигналов стираний Ј, вырабатываемых пороговым блоком 2, которые свидетельствуют о ненадежности принятых элементов кодовой комбинации.

Дешифратор В служит для выдачи сигнала при превышении количества стираний &, числа d-1, где d- кодовое расстояние.

Накопитель 7 предназначен для накопления кодовой комбинации, поступающей с .элемента И Л И б, и ее выдачи по сигналам управления, поступающим на второй и третий входы от блока 12 обнаружения ошибок и дешифратора 5, на первый выход, являющийся выходом устройства, или второй выход, соединенный с сумматором 8 по модулю два.

Назначение элемента ИЛИ 13 не требует пояснений,

.Вновь введенные элементы могут быть реализованы на стандартных микросхемах, выпускаемых отечественной промышленностью.

Устройство работает следующим образом,.

Счетчик 4 и накопитель 7 обнулены, ключ 3 скоммутирован на второй выход, устройство синхронизировано со входным информационным потоком. Счетчик 4 обнуляется перед каждым повтором кодовой комбинации.

Принимаемая кодовая комбинация со входа устройства поступает на пороговый блоки 1 и 2. Пороговый блок 1 отождествляет Элементы Х2 кодовой комбинации с 0 или 1, сравнивая их с порогом По, т.е. реализует правило

Хр

1, Х| По ; О, Х| По,

Пороговый блок 2 выносит решение о качестве принимаемого символа Х| и, если он не может быть достаточно точно отождествлен с 0 или t, выдает сигнал стирания в. Таким образом,реализуется правило #,П1 х(П2;

0,П1 Х|ИЛ.йХ| Па,

Хг

где Hi и П2 уровни порогов, причем П1 По Паи Па-По По-П 1.

С выхода порогового блока 1 комбинация в виде последовательности нулей и единиц через ключ 3 и элемент ИЛИ б записывается в накопитель 7, а через элемент ИЛИ 11 комбинация вводится в блок 12 обнаружения ошибок. Одновременно счетчик 4 подсчитывает количество сигналов стираний ф, соответствующих некачественным элементам принимаемой кодовой комбинации. По синхроимпульсу окончания кодовой комбинации: в случае 2 ф d-1 появляется сигнал на выходе дешифратора

5; в случае обнаружения ошибки блоком 12 обнаружения ошибок сигнал появляется на первом выходе блока 12, в противном случае - на втором (см. таблицу).

В том случае, когда по окончании приема кодовой комбинации дешифратор 5 выдает сигнал, свидетельствующий о том, что 2 $ d-1, ключ 3 остается скоммутирован- ным на второй выход, информация из накопителя 7 стирается, а через элемент ИЛИ 13

проходит сигнал переспроса на повторную передачу. Таким образом, при Z в d-1 предполагается, что возможна ошибка, превышающая обнаруживающую способность кода. И, независимо от результата поиска

ошибок кодом, формируется; сигнал переспроса, а.комбинация, в которой предполагается ошибка кратности больше d-1, стирается, т.к. при исправлении такой комбинации повышается вероятность ошибки

(вероятность трансформации). Прием кодовой комбинации начинается сначала.

Если блок 12 обнаружения ошибок не обнаруживает ошибок в кодовой комбинации и 5 $ d-1, то считается, что кодовая

комбинация принята без ошибок. В этом случае ключ 3 остается скоммутированным на выход 2, с выхода элемента ИЛИ 13 сигнал переспроса не формируется, а информация из накопителя 7 выдается на первый

выход устройства.

Если блок 12 обнаружения ошибок обнаружил ошибку в кодовой комбинации, а Ј $ & d-1, то считается, что кодовая комбинация принята с ошибкой малой кратности и может быть использована при исправлении ошибок во втором повторе кодовой комбинации. В этом случае ключ 3 переключается на первый выход, связанный с сумматорами 8 и 10 по модулю два, с

выхода элемента ИЛИ 13 формируется сигнал переспроса, а накопитель 7 переключается на второй выход, связанный с сумматором 8 по модулю два. Принятая комбинация второго повторения с первого выхода ключа 3 через сумматор 10 по модулю два и элемент ИЛИ 6. осуществляя последовательный сдвиг содержимого накопителя 7 в сумматор 8 по модулю два, записывается в накопитель 7, а через элемент ИЛИ 11 поступает в блок 12 обнапужения ошибок. Счетчик 4 аналогично Е шеописанному подсчитывает количество игналов стирания $, соответствующих элементам второго повторения. Если код не обнаружил ошибку и 2ф , то информг дня из накопителя 7 поступает на выход устройства. В случае, когда 2 $ d-1, устройство работает аналогично описанному выше. Для уменьшения числа потерь, возникающих в случае искажения обоих повторений (2 в d-1), обеспечивается исправление ошибки во втором повторении комбинации. Для этого при приеме второго повторения на сумматоре 8 по модулю два происходит поразрядное сравнение обеих комбинаций при одновременном выявлении пороговым блоком 1 ненадежных элементов (стираний) второго повторения. Результат сравнения поступает на элемент И 9, на который также выдаются сигналы стирания, формируемые. пороговым блоком 2. Инвертирование разрядов комбинации второго повторения на сумматоре 10 по модулю два происходит в том случае, когда на первом и втором входах элемента И 9 одновременно появляются сигнал несовпадения двух повторений, формируемый сумматором 8 по модулю два, и сигнал стирания в, выявленный пороговым блоком 2. В абсолютном большинстве случаев (при Ј 0 d-1 в обоих повторах) это соответствует исправлению искажений комбинации.

Таким образом, при использовании сигналов стираний 0во всех повторениях кодовой комбинации для обнаружения ошибок, удалось значительно повысить вероятности обнаружения ошибки и снизить вероятность трансформации за счет обнаружения ошибок кратности больше d-1. .

Оценим технико-экономическую эффективность предлагаемого устройства по сравнению с известным.

Вероятность обнаружения ошибки в известном устройстве Роо определяется обнаруживающей способностью кода и равна

Роо-Ркод J Сп Ро О-РоГ ,(1)

где Ркод - вероятность обнаружения ошибок кодом;

РО вероятность искажения элементарного символа;

d - кодовое расстояние;

п-длина кодовой комбинации.

Вероятность обнаружения ошибки в предлагаемом устройстве Роо определяет- ся обнаруживающей способностью кода и дополнительной обнаруживающей способностью при помощи подсчета сигналов 6i от детектора качества (порогового блока 2) и равна

d-1 Роо Ркод + Рдк 2 х

X Сп Ро О-РоГ + 2 X

хЕСп Ро О-РоГ 2С,тРпст(1-РпсГт, (2) т - d

где Рдк - вероятность того, что при искажении не менее d элементарных символов появится не менее d сигналов стирания ф;

Рпс - вероятность правильного стира- ния, т.е. вероятность появления сигнала $ при условии, что элементарный символ искажен.

Таким образом, выигрыш оценивается следующим соотношением

Ј f °° Ркод + Рдк j j J3 дк

Р

00

код

код

Из (1) и (2) следует, что 0, откуда

1 1Следовательно, вероятность обнаружения

ошибки в предлагаемом устройстве больше, чем в известном.

Формула изобретения

Устройство для исправления ошибок в кодовой комбинации, содержащее первый и

второй пороговые блоки, входы которых объединены и являются информационным входом устройства, выходы первого и второго пороговых блоков подключены соответственно к первому информационному входу

ключа и первому входу элемента И, выход которого подключен к первому входу первого сумматора по модулю два, выход которого подключен к первым входам первого и второго элементов ИЛИ, выходы которых

подключены соответственно к первому входу накопителя и входу блока обнаружения ошибок, первый выход которого соединен с вторым входом накопителя, первый выход которого является информационным выходом устройства, второй выход накопителя

подключен к первому входу второго сумматора по модулю два, выход которого подключен к второму входу элемента И, первый и второй выходы ключа подключены соответственно к вторым входам первого и второго сумматоров по модулю два и первого и второго элементов ИЛИ, отличающее- с я тем, что, с целью повышения вероятности обнаружения ошибки, в него введены третий элемент ИЛИ, дешифратора и счетчик, вход и выходы которого подключены

/

соответственно к выходу второго порогового блока и входам дешифратора, выход которого подключен к первому входу третьего элемента ИЛИ, третьему входу накопителя и управляющему входу ключа, второй информационный вход которого подключен к Первому выходу блока обнаружения ошибок, второй выход которого подключен к второму входу третьего элемента ИЛИ, выход которого является выходом ошибки устройства.

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации с решающей обратной связью. Цель изобретения - повышение вероятности обнаружения ошибки. Устройство дополнительно содержит счетчик, дешифратор, элемент ИЛИ. Вновь введенные элементы позволяют реализовать алгоритм, при котором обнаруживается ошибка кратности gKJ -1 (d - кодовое расстояние) за счет учета стираний в каждом повторении кодовой комбинации. За счет использования стираний для обнаружения ошибок кратности g,-d -1 в устройстве удалось повысить вероятность обнаружения ошибок и уменьшить вероятность трансформации. 1 ил.