Цифровой демодулятор дискретных сигналов Советский патент 1985 года по МПК H04L27/22 

2. Демодулятор по п, 1, о т л ичающийся тем, что каждый квадратурный аналого-цифровой преобразователь содержит два блока выборки и хранения, два преобразователя напряжения в код формирователь сдвинутых импульсов, первьй выход которого подключен к первому входу первого блока выборки и хранения и к первому входу первого преобразователя напряжения в код, второй вход которого соединен с выходом первого блока выборки и хранения, второй вход которого соединен с первым входом второго блока выборки и хране ния, выход которого соединен с пер70вым входом второго преобразователя напряжения в код, второй вход которого подключен к второму выходу формирователя- сдвинутьк импульсов и к второму входу второго блока выборки и хранения, первый вход которого является первым входом квадратурного аналого-цифрового преобразователя, вторым входом которого является вход формирователя сдвинутых импульсов, первым и вторым выходами квадратурного аналого-цифрового преобразователя являются выходы COOT - ветственно первого и второго преобразователей напряжения в код.

1. ЦИФРОВОЙ ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ, содержащий . полосовое фильтры, буферные регистры, выхода которых объединены и подключены к первому входу вычислительного блока, первый выход которого соединен с первым входом формирователя выходного сигнала, второй вход которого подключен к второму выходу вычислительного блока.и к первым входам буферных регистров, генератор тактовых импульсов, выход которого соединен с вторым входом вычислительного блока, третий вход которого подключен к основному Ъыходу блока задающих генераторов, отличающийс я тем, что, с целью повышения верности приема, в него введены аналого-цифровые преобразователи, первый и второй выходы которых подключены к вторым входам соответствующих буферных регистров, при этом выходы полосовых фильтров соединены с пер§ выми входами соответствующих квадг (О ратурных аналого-цифровых преобразователей, вторые входы которых соес динены с соответствующими дополнительными входами блока задающшс генераторов. о to о М

Изобретение относится к радиотехнике и может быть использовано в системах передачи дискретных сообщений. .

Целью изобретения является повышение верности приема.

На фиг. 1 изображена структурная электрическая схема предложенного устройства-, на фиг. 2 - то же, формирователя сдвинутых импульсов; на фиг. 3 - диаграммы, поясняющие работу цифро.рогр демодулятора.

Цифровой демодулятор дискретных сигналов содержит блок 1 задающих генераторов, полосовые фильтры 2, квадратурные аналого-цифровые преобразователи 3, буферные регистры 4, вычислительный блок 5, генератор

6тактовых импульсов, формирователь

7выходного сигнала. Квадратурный аналого-цифровой преобразователь 3 содержит формирователь 8 сдвинутых импульсов, первый 9 и второй 10 блоки выборки и хранения, первый 11 и второй 12 преобразователи напряжения в код.

Вычислительный блок 5 содержит формирователь 13 сигналов управления узел 14 памяти, арифметико-логический узел 15. .Формирователь 8 сдвинутых импульсов содержит первый 16, второй 17 и третий 18 триггеры конденсатор 19 резистор 20.

Демодулятор работает следующим образом.

Частота импульсов, подводимых с выхода блока 1 задающих генераторов к рассматриваемому каналу, и частота настройки- полосового фильтра 2 соответствуют ожидаемому значению частоты принимаемого сигнала f . Манипулированный сигнал, имеющий частоту fg , подводится к входу демодулятора и проходит через полосовой фильтр 2, который предназначен для ослабления действия тюмех. Диаграммы (фиг. Зек и Б) иллюстрируют сигнал амплитудной телеграфии (AT)

на входе и выходе полосового фильтра 2 соответственно. Несмотря на действие помех, сигнал на выходе полосового фильтра 2 имеет квазигармонический характер.

В квадратурном аналого-цифровом преобразователе 3 производится преобразование напряжения отсчетов квазигармонического сигнала в двоичный код. На двух его выходах возникают две последовательности двоичных чиг-. . сел, имеющих одинаковый период, соответствующий частоте f , и отличающихся взятием отсчетов со сдвигом на 1/4 этого периода. Диаграммы (фиг. 3 в и -и ) иллюстрируют моменты взятия отсчетов для получения крадратурного преобразования квазигармонического напряжения в код. Благодаря сдвигу на четверть периода получаемые на двух выходах двоичные числа дают эквивалентное комплексно цифровое представление сигнала. По завершении преобразования каждого отсчета происходит запись двоичного числа в буферный регистр 4. Применение буферных регистров 4 упрощает управление работой вычислительным блоком 5, так как у квадратурного аналого-цифрового преобразователя 3 имеются периоды, когда к нему обращаться нельзя, а в буферных регистрах 4 информация существует всегда, регулярно обновляется, и ввести ее в вычислительный блок 5 можно в любой момент. Генератор 6 тактовых импульсов вьщает на выходе последовательность тактовых импульсов (фиг. 3 Э), кото рая по фазе соответствует максимумам или минимумам амплитуда сигнала на выходе полосового фильтра 2, т.е. наиболее благоприятным моментам для принятия решения о переданном сигнале. Каждый тактовый импульс инициирует цикл обработки си нала в вычислительном блоке 5. Эти циклы условно показаны на фиг. 3 е Цикл обработки начинается с ввода в вычислительный блок 5 квадратурны цифровых отсчетов, хранящихся в этот момент в буферных регистрах 4. Для этого с выхода вычислительного блока 5 на вхЬды буферных регистров 4 поочередно поступают команды управления. Для отсчета обрабаты|Ваются по заложенному в программу работы вычислительного блока 5 алгоритму, соответствующему виду мани пуляции принимаемого сигнала и специфике условий приема. В результате принимается решение о переданном эл менте сигнала. Полученное решение существует на первом выходе вычислительного блока 5 кратковременно и действует на первый вход формирователя 7 выхо ного сигнала. Одновременно с второго выхода вычислительного блока 5 на второй вход формирователя 7 выхо ного сигнала поступает команда упра ления (фиг, 3;), разрешающая запис в формирователь 7 выходного сигнала На выходе формирователя 7 выходного сигнала импульсный сигнал приобретает вид потенциального сигнала с необходимым уровнем (фиг. 3 Задержка принятого сигнала обуслов704лена задержкой в полосовом фильтре 2 и временем обработки в вычислительном блоке 5. После принятия решения работа вычислительного блока 5 может продолжаться для выполнения менее срочных и вспомогательнь гс операций обработки.. . Формирователь 8 сдвинутых импульсов позволяет из последовательности импульсов с частотой f или кратной ей получить две последовательности с частотой , отличающиеся между собой сдвигом на 1/4 периода частоты f, (фиг. Зв и г) , Блоки 9 и 10 выборки хранения являются аналоговыми элементами памяти. Они сохраняют на выходе значение напряжения, существовавшее на их входе в момент поступления импульса. Одновременно импульс запускает преобразователи 11 и 12 напряжения в код, для правильной работы которых необходимо постоянство напряжения на их входах в процессе преобразования. Для этого и необходимы блоки 9 и 10 выборки и хранения. По окончании процесса преобразования блока 9 и 10 выборки и хранения возвращаются в режим слежения за входным сигналом, а полученное на выходе преобразователей 11 и 12 напряжения в код цифровое значение записывается в буферные регистры 4. Аналогичным образом производится обработка одиночного сигнала фазовой телеграфии (ФТ) или частотной телеграфии (ЧТ) с малой девиацией. При приеме сигналов, приходящих по нескольким каналам, используются несколько полосовых фильтров 2 и соответствующее число квадратурных аналого-цифровых преобразователей 3 и пар буферных регистров 4. При приеме ЧТ методом двух AT, двойной частотной телеграфии (ДЧТ) многочастотных и многоканальных сигналов входы нескольких каналов могут объединяться и подключаться к одному приемнику, не указанному на фиг. 1. Очередность ввода информации из буферных регистров 4 в вычислительный блок 5, последовательность выполнения отдельных операций обработки и очередность обработки каналов устанавливаются программой, заложенной в программную память фо1 1ирователя 13 сигналов управления вычислитель- j ного блока 5. Команды управления.

подаваемые от вычислительного блока 5 к буферным регистрам 4, могут иметь вид кодовых чисел. Вывод сигналов с числом состояний т 2 может быть организован в параллельном или последовательном виде. В последнем случае используется соответственно повышенная частота тактовых импульсов, а перевод принятого сигнала из параллельного в последовательный вид (трансформация скорости) предусматривается в программе обработки. В вычислительном блоке 5 организуется система приоритетов, направленная

на получение синхронных сигналов на выходе формирователя 7 выходного сигнала и на своевременность ввода инфо1 1ации из буферных регистров 4 в вычислительный блок 5.

Формирователь 8 сдвинутых импульсов представляет собой делитель на 4, состоящий из трех триггеров 16, 17 и 18 со счетным входом и установочной связью через дифференцирующую цепь, состоящую из конденсатора 19 и резистора 20, которая устраняет неоднозначность сдвига.

I I 111 1 1 . II 1 I I I i