Цифровой функциональный преобразователь Советский патент 1986 года по МПК G06F7/552 

«

Изобретение относится к автоматике, вычислительной технике и может быть использовано в системах автоматического управления и контроля, в частности в ЦIiфpoвыx линеаризуюнщх устройствах, а также устройствах аппаратной реализации средств математического обеспечения ЭЦВМ.

Цель изобретения - повышение точности вычисления,

На чертеже представлена структурная схема цифрового функционального преобразователя.

Цифровой функциональный преобразователь содержит счетчик 1 ., комбинационный умножитель 2 с первой 3 и второй 4 группами входов, первый 5 и второй 6 накапливающие сумматоры первый 7 и второй 8 элементы задержки, элемент ИЛИ 9.

1 1фроБОЙ функциональный преобразователь работает следующим образом

В исходном состоянии накапливающий сумматор 6 - в единичном состоянии, счетчик 1 и накапливающий сумматор 5 - в нулевом состоянии. Приращение dx входной импульсной после- довательпости, поступающей на вход преобразователяS вызывает на выходе элемента ИЛИ 9 приращение dz импульсной последовательности и формирует в счетчике 1 текущее значение числа Z , которое подается на первую 3 и вторую 4 группы входов ком- бинационного умножителя 2, Так как на вторую группу входов 4 комбинационного умножителя 2 поступает дополнительный код числа Z (реально на вторую группу входов поступает обратный код числа Z. , что вносит некоторую незначительную отрицательную погрешность, однако для большего удобства все выводы делаются в предположении поступления дополнительного кода числа 2), то на группе выходов комбинационного умножителя появляется текущее значе-, ние числа A Z(2 1), гд е п - количество двоичных разрядов счетчика 1 .

Накапливающие сумматоры 5 и 6 использованы в качестве первого и второго управляемых делителей частоты. Входом управления делителя частоты является вход управления суммированием накапливающего сумматора, выходом управляемого делителя частоты служит выход переноса накашш20351.72

вающего сумматора, группой управляющих входов управляемого делителя частоты, на которые подает ;я код, задающий коэффициент делителя, яв- 5 лается группа информационных входов накапливающего сумматора. Работа первого управляемого делителя частоты описывается выражением

10

М

где А -- код, задающий коэффициент

деления управляемого дели- 15 теля частоты;

оТ- - приращение входной импульсной последовательности 7. первого управляемого делителя частоты;

20 ( У - приращение выходной импульсной последовательности у первого управляемого делителя частоты;

2,и - разрядность группы информа- 25 ционных входов накапливающего су1м матора 5.

Так как на группу информационных входов второго управляющего делителя частоты подается дополнитель- Q ньш код числа т: , то его работа описывается выражением

(г)

,; где dC - приращение импульсной

последовательности второго управляемого делителя частоты ,

h- разрядность группы информа- 0ционных входов накапливающего сумматора 6. Элемент ИЛИ 9 и элементы 7 и 8 задержки представляют собой импульсный сумматор, поэтому

.S di-cix- -c3y-vde (3)

г ешая совместно (1), (2) и (3), находим текущее значение числа t в

счетчике 1

г

0 где к 3- 2 ,

Таким образом в счетчике 1 форми- руется текущее значение числа €. Укх .

Поскольку на вторую .;y входов 5 4 комбинационного умножителя вместо дополнительного поступает обратный код,это приводит к незначительной .отрицательной абсолютной погрешности.

Редактор В.Петраш

5418/52Тираж 709Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

- - .- - -.---.- - ---- --- - - -- - - - -- -. - .-- - ™.--

Филиал ППП Патент, г.Ужгород, ул.Проектная, 4

Составитель С.Силаев

Техред М.Надь Корректор И.Муска