Устройство для детектировния фазомодулированных сигналов Советский патент 1986 года по МПК H04L27/22 

«

Изобретение относится к технике передачи данных и может использо- ваться для построения когерентных приемников высокоскоростных многоканальных систем связи.

Цель изобретения - повьшение помехоустойчивости при скачках фазы..

На фиг. 1 представлена структурна схема предложенного устройства; на фиг. 2 - эпюры напряжений, поясняющие его работу.

Устройство для детектирования фазомодулированных сигналов содержит многоканальный коррелятор 1, блоки 2 вычисления разности фаз, постоянные запоминающие блоки 3, декодер 4, определители 5 знаков, детекторы 6, первый перемножитель 7 знаков, первьй блок 8 сравнения, пер вьш суммато г 9, оперативный запоминающий блок 10, инвертор 11,, второй сумматор 12, сумматор 13 по модулю два, накапливающий сумматор 14, регистр 15, второй перемножитель знаков 16, умножитель 17, преобразователь 18 сигналов, коммутатор 19, второй блок 20 сравнения, элемент И 21, триггер 22, распределитель 23 импульсов.

Устройство работает следующим образом.

Входной групповой сигнал (фиг. 2а) поступает на вход многоканального коррелятора 1. Здесь происходит разделение канальных сигналов и определяются напряжения Х, и У), представляющие собой проекции канальных сигналов на опорные колебания. .Напряжения Х и УК последовательно ;для каждого канала по командам распре- ,р,вл.ителя 23 импульсов поступают на соответствующие . входы блоков 2 вычисления разности фаз, на другие входы которых поступают напряжения cos Ц и sincp. В блоках 2 производится пересчет проекции по соответствующему алгоритму.- С выходов блоко 2 напряжения 5 и 5у поступают в декодер 4, где преобраззтотся в последовательность данных, а также на входы определителей знаков 5 и детекторов 6, с помощью которых определяются отключения значений угла cf . Для определения знака необходимо ло- пччески перемножить знаки 3 ук и знак разности сигналов -, -/SijK/, Абсолютные величины сигналов (бхк ) и (5уу;) определяются в де-

162

Гекторах 6, знаки напряжения сигна- лов SXK 5мц -в определителях 5 знаков, знак разности сигналов (5) и (5ук) в первом блоке 8 сравнения

Первый перемножитель 7 знаков перемножает знаки Напряжений сигналов 5хк S у и знак разнос ти сигналов (.SXK) (Shu). Полученньй сигнал поступает на первый вход коммутатора

19. С.выхода коммутатора 19 на вход первого сумматора 9 поступает сигнал +1 либо -1 в зависимости от знака сигнала на выходе первого перемножителя 7 значков. При этом адрес в

постоянно запоминающих блоках 3, в которых хранятся значения cos if и sinCf, соответственно увеличивается или уменьшается на 1 и записывается вновь в оперативно запоминающий

блок 10. Таким образом, подстройка угла ( производится для каждого канала системы связи на каждой посылке (фиг. 26). Величины (Sy ) и () с выходов детекторов 6 поступают на

входы второго сз,т«1матора 12, причем знак (SXK изменяется на противоположный в инверторе 11 . Величина sinuLjJ, вычисленная во втором сумматоре 12 по соответствующему алгоритму поступает на вход сумматора 13 по модулю два, на второй вход которого поступает сигнал с выхода второго перемножителя знаков 16, на входы которого поступают знаки и 5у из

определителей знаков 5, Если принимаемый вектор находится во II либо в IV квадратах, то сигнал определяющий знак на выходе сумматора 13 по модулю два изменится на противоположный. Сигнал sin дер поступает на вход накапливающего сумматора 14, в котором определяется сумма значений з1плЧ « 1 52, . . ., к. . Это позволя ет значительно уменьшить

влияния случайных флуктуации фазы в каждом канале системы связи. В конце тактового интервала накоплен ный в накапливающем сумматоре 14 сигнал записывается в регистр 15 по

сигналу 5 (фиг, 2г), поступающему из распределителя 23 импульсов, после чего накапливающий сумматор 14 сбрасывается в О сигналом 5, из распреелителя 23 (фиг. 2в). С выхода регистра 15 сигнал поступает на вход умножителя 17, где умножается на коэффициент ti . Полученный сигнал siniq поступает на вход преобразова3

теля 18 сигналов, в котором вычислется число, на которое необходимо изменить адрес в постоянно запоминающих блоках 3, чтобы значения cos qijj и Sin cf изменились на величину, соответствующую изменению угла tf jja u Ч

Для обнаружения скачков фазы в канале предназначен второй блок 20 сравнения, на второй вход которого поступает некоторый порог. Если произошел скачок,фазы во всех каналах системы связи одновременно, то сумма sin возрастает, так как величины sin йСРкДля каждого канала окажутся с одинаковыми знаками. Если величина sin&Cf, поступающая с выхода регистра превьшает значение порога, величина которого соответствует углу л4 3 -5° для уменьшения влияния небольших случайных флуктуации фазы, то на выходе второго блока 20 сравнения вырабатывается сигнал, проходящий через элемент И 21 и устанав- ливакяций триггер 22 в состояние 1. При этом коммутатор 19 подключает выход преобразователя 18 сигналов

к входу первого сумматора 9 и адрес в постоянных запоминающих блоках 3 для каждого канала изменяется на одну и fy же величину, соответствующую величине скачка фазы . В

конце тактового интервала триггер 22 сигналом 5з (фиг. 2д), поступающим из распределителя 23, сбрасывается состояние О и устройство боэвра- щается в исходное состояние.

Редактор С. Патрушева , Заказ 8438/62

Составитель А, Москевич

Техред Л.Микеш I Корректор А. Тяско,

THpaJK 658Подписное

ВНИИПИ Государственного комитета СССР

по делим изобретений и открытий 113035, Москва, Ж-35, Раушская наб.д. 4/5

филиал ППП Патент, г. Ужгород, ул. Проектная, 4