Устройство для определения модуля трехмерного вектора Советский патент 1986 года по МПК G06F7/544 

ходом третьего регистра аргументов, второй информационный вход второго сумматора-вычитателя соединен с выходом четвертого сумматора-вычитаИзобретение относится к вычислительной технике и предназначено для построения на его основе специализированных ЦВМ.

Цель изобретения - расширение функциональных возможностей за счет вычисления модуля трехмерного вьпсо- да за один цикл работы устройства, что приводит к повьшению быстродействия вычислений.

На чертеже изображена схема устройства.

Устройство содержит регистры 1-3 аргументов, сдвигатели 4-6, вычита- тель 7, сумматоры-вычитатели 8-13, дешифраторы 14-16 знака операнда и вход 17 номера итерации устройства

С первого выхода сдвигателей получается число, сдвинутое на () разрядов, а с второго выхода - на i разрядов.

Работу устройства можно описать следующими выражениями:

X;,,x;(u2-2-,y.2-i.,,.2- y; У;„ 12- -у;2-2 --. Z,,,Xi2-Vry, У;, .

Перед началом итерационного процесса значения координат X, y,Z находятся в регистрах 1-3 соответственно. С началом очередной итерации

теля, управляющий вход которого соединен с управляющим входом шестого сумматора-вычитателя и выходом треть его дешифратора знаков операндов.

5

0

5

на вход 17 устройства подается сигнал, соответствующий ее номеру, по которому .сдвигатели 4-6 настраиваются таким образом, чтобы с их первого выхода снималось число (х, у или Z), сдвинутое на (2i+1 ) разря- дов, а с второго - на i разрядов. При этом с выхода вычитател я 7 получается значение Л; (1 - 2 ), с выхода сумматора-вычитателя 8 - значение х j (1 - 2 ) + Lj; 2 , а с выхода сумматора-вычитателя 11 получится значение х ;, , которое записывается в регистр 1 вместо числа х, , Аналогичным образом с выходов сумма- торов-вычитателей 12 и 13 получаются значения у; , , которые записываются в регистры 2 и 3, а также анализируются дешифраторами 14 и 16. Дешифратор 15 служит для определения значений - jf I , , по которым в следующей итерации сумматоры-вычитатели 12 и 13 настраиваются на выполнение сложения или вычитания. После выполнения п итераций (где п - разрядность операндов) исходный вектор совпадет с осью X, и в регистре 1 записывается значение

30

7

где (1+2)- деформация модуля.

Редактор Е. Копча

Составитель С. Куликов

Техред А.Ач Корректор Л. Патай

Заказ 8536/51 Тираж 709 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ШШ Патент, г. Ужгород, ул. Проектная, 4