Цифровой фильтр Советский патент 1986 года по МПК G06F17/17 H03H17/00 

1205

ход второго элемента И является тре- тьим выходом блока и соединен со счетным входом счетчика циклов, выход которого соединен с первым входом третьего элемента И, выхоД которого является четвертым выходом блока и соединен с входом элемента заИзобретение относится к специализированным средствам вьмислитель ной техники и может быть использовано для цифровой обработки сигнало в частности, для цифровой фильтрации в различных цифровых комплексах в радиосвязи, радиолокацш-з, радионавигации, информационно-измерительных системах и .

Цель изобретения - повышет-ше быстродействия при перестройке фильтра.

На фиг. 1 приведена функи.иональ- ная схема нерекурсивного цифрового фильтра; на фиг. 2 - функционал.ьная схема блока синхронизации/ на фиг. 3 - временные AHarpaNH ibi работы цифрового фильтра.

Цифровой фильтр (фиг. 1) содер :iKHT К регистров сдвига ,i-i .М, регистр 2 среза шифратор 3, регист 4 адреса, блок 5 памяти, сумматор б, выходной регистр 7, элемент ИЛИ регистр 9 кода, депшфратор 10, блок 11 синхронизации, разряды 12 регистра 2 среза, информационные входы 13 и выходы 14 цифрового фильтра соответственно и тактовьй вход 15 фильтра.

Блок П (фиг. 2 содерлшт тактовый 15 и информационный 16 входы, первый 17, второй 18, третий 19 и четвертьй 20 вьжоды, R5-триггер 21. элемент НЕ 22, первый 23, второй 24 и третий 25 элементы И. счетчик 26 циклов и элемент 27 задержки.

Работа цифрового фильтра описывается алгоритмом

MnbZIa; ;;, . ()

где Y(n) - выходная выборка фихштра в п-й момент времени;

N - число выводов из СДВИГОBbiX регистров ял:« число операндов, участвующих

52

держкИд выход которого соединен с установочным входом счетчика циклов, инверсный выход RS-триггера соединен с первым входом второго элемента И, вторые входы нервого, второго и третьего элементов И объединены и являются вторьм входом блока

1

В формировании передаточной функцииi

а коэффициенты, обеспечивающие требуемую импульсную характеристику или передаточную функцию фильтра; Z - - представленные в двоичном цифровом коде выборки входного сигнала X; (для нерекурсивного фильтра ,2,..,,N для рекурсивного 1,...,V) и задержанные выходные сигналы Yp., ( ,2,, . .,R) для рекурсивного фильтра, .

Выборки входного сигнала, а для рекурсивного фильтра и задержанные выборки выходного сигнала представлены В разрядным (включая знаковьй разряд) числом в дополнительном коде с фиксированной запятой:

«:

0

5

U

S,-Z,-+.2-% (2)

где Z, 3j-Oj1,...,В-1 --двоичные переменные, которые могут принимать значения О или II j II

v°

- значение знакового разряда.

Подставляя (2) в (i), получают алгоритм цифровой фильтрации в виде: N ВН ; ; N 6-1 ; N ;

Y(n)r.a.,Z:K 2- -i:a,E° 2:2 2:a;S . -- jH ;м -,1 1

W S-1 i

-5 - й - -- ь.- р(н:,:„..,;)дз)

. . N .

Ф(,,,„Х)(з),.ои,..,,вч.: (4)

Цифровой фильтр работает следующим образом.

3

Перед началом вычисления очередного 11 -го выходного отсчета в пер- BbDf регистр сдвига 1,1 под управленем импульсов записи, показанных на фиг. Зе, вводится очередная выборка входного сигнала Х. Импульс записи новых операндов (фиг. Зе) формируется на четвертом выходе 20 блока 11 управления путем пропускания импульса с тактового входа 15 через третий элемент И 25 в том случае, если счетчик 26 циклов, отсчитав В циклов, вырабатывает сигнал открывания третьего элемента И 25. Импульс с четвертого выхода 20 блока управлния подается на управляющие входы параллельной записи первого регистра сдвига 1.1. Этот же импульс .с задержкой 1) (Т/2бо Т), где Т период тактовых импульсов (фиг. За), осуществляемой на элементе 27 задержки, обнуляет счетчик 26. циклов , подготавливая его к счету циклов при вычислении очередного п-го выходного отсчета. Теперь в N регистрах сдвига 1.1-1.N находятся операнды Z,,Z2,...,Zf,, которые для рассматриваемого нерекурсивного цифрового фильтра представляют собой N последних отсчетов входного сигнала Х„ ,Х..,,. .. ,Х,.„.,.

Период вычисления одного выходного отсчета У(п) по алгоритмам (3) и (4) в предлагаемом цифровом фильтре состоит из В циклов, границы которых показаны на фиг. Зе пунктирными вертикальными линиями.

В начале каждого из Б циклов RS -триггер 21 находится в нулевом состоянии (временная диаграмма на фиг. 36. Окончание очередного цикла происходит тогда, когда на всех входах, а следовательно, и на выходе элемента ИЛИ 8 присутствует нулевой потенциал, который обнуляет RS -триггер 21. В этом случае тактовые импульсы (фиг. За) с входа 15 проходят через второй элемент И 24 на третий выход 19 блока П (временная диаграмма на фиг. Зе). По переднему фронту этих импульсов в каждом очередном j-м (,1 ,...,,В-1 ) цикле осуществляется сдвиг вправо на один разряд содержимого выходного регистра 7. Таким образом в соответствии с формулой (3) выполняется умножение на 2 суммы, накопленной в результате обработки предьщущих (с

05152Л

номерами меньше j)разрядов операндов . Импульсы с третьего выхода 19 блока управления подаются также на счетный вход счетчика 26 циклов, 5 который вырабатывает сигнал конца обработки очередной выборки после отсчета циклов В, открьшая третий элемент И 25. Этими же (фиг. Зе) импульсами осуществляется сдвиг

to на один разряд вправо операндов, хранящихся в регистрах сдвига 1.1- 1.N и фиксация очередного (j-ro) среза операндов z| ,z,. .. ,Z}, в N- разрядном регистре 2 среза. Зафик15 с.ированный в регистре 2 срез анализируется N входовым элементом ИЛИ 8. При этом возможны две ситуации.

1. Все-разряды в регистре сре20 за 2 имеют нулевые значения. Тогда на выходе элемента ШШ 8 присутствует нулевой уровень, R5 -триггер 21 остается в нулевом состоянии, первый элемент И 23 закрыт, второй

25 элемент И 24 открыт. В этом случае тактовый импульс (синхроимпульс) не проходит через первый элемент И 23 . на второй выход 18 блока 11, поэтому информация с шифратора 3 в регистрах адреса 4 и кода 9 не фиксируется. Блок 5 памяти и сумматор- вычитатель 6 неактивизированы, так как на первом выходе 17 блока 11 (прямой выход RS-триггера)-нулевой уровень. Никаких арифметических

- операций цифровой фильтр в этой ситуации не выполняет. Очередной тактовый импульс снова проходит через второй элемент И 24 на третий выход 19 блока 11 и, как описано вы те, выполняется следующий (j+1)-й цикл фиксации и анализа среза.

II. Если при выполнении j -го цикла хотя бы один из триггеров 1.1.- 1.N регистра 2 среза находится в

единичном состоянии, то на выходеМ входового элемента ИЛИ 8 появляется единичный уровень и RS-триггер устанавливается в единичное состояние , запрещая прохождение тактовых

50 импульсов через второй элемент И 24 и пропуская их через первый элемент И 23 (временные диаграммы на фиг.Зд).

При этом в течение каждого следующего из Р периодов тактовых им55 пульсов код с выхода регистра 2 среза поступает в шифратор 3, на выходе которого формируется L-разрядный код () номера старшего (в вы30

полняемом такте) значащего разряда среза операндов 7: (i - порядковый номер разряда, его приоритет), имеющего ненулевое значение. Разряды в регистре среза пронумерованы, например, снизу вверх и принимают значения , 2,.. . . ,N.

Код старшего ненулевого разряда по переднему фронту тактовых импульсов, поступающих с выхода первого элемента И 23, фиксируется в регистрах- 9 кода и 4 адреса. При этом сигналом с прямого выхода RS-триггера 21 (временная диаграмма на фиг. Зб) активизируются блок 5 памяти и сумма- тор-вычитатель 6. Из ячейки блока 5 памяти, адрес которой соответствует коду старшего единичного разряда среза Z. , .считывается весовой коэффициент а , который в сумматоре-вычи- тателе 6 складывается с ранее накопленной суммой, хранимой в выходном регистре 7 (сдвиг в выходном регистре после арифметической операции не- выполняется). Таким образом,осуществляется операция вычисления Ф(j) по формуле (4) и одновременное сложение ее с полученной в предыдущих циклах частичной суммой (3) путем сложения (без сдвига) считываемой из памяти величины а, с со- держимь м выходного регистра 7.

В течение этого же такта зафиксированный в регистре кода 9 приоритетный код разряда Z. декодируется в дешифраторе 10, активизированный выход которого обнуляет i -и триггер 12,1 в регистре 2 среза. Теперь N-входовой элемент ИЛИ 8 и шифратор 3 анализируют новый- код на выходе регистра 2 среза и снова возможны две ситуации: 1 на выходе элемента ИЛИ 8 находится нулевое значение и цикл обработки среза заканчивается; 2) хотя бы один триггер (из числа имеющих приоритет меньше i в регистре 2 среза находится в единичном состоянии. В последнем случае описанная вьщ1е обработка нового старшего ненулевого разряда повторится. Так происходит до тех пор, пока все разряды регистра 2 среза

10

15

20

25

12051526

не примут нулевое значение. На этом цикл обработки среза заканчивается, на выходе N-входового элемента 1ИЛИ 8 возникает нулевой уровень, КЗ- Триггер 21 переключается в нулевое состояние, осуществляется очередной сдвиг в выходном регистре 7 и регистрах сдвига 1.1-1.N и новый (j+1)-й срез фиксируется в регистре 2 среза - начинается новый (+1)-й цикл. После выполнения В циклов обработки среза вводятся и вьщаются из цифрового фильтра новые отсчеты и о бработка новых

выборок повторяется. I

Рекурсивный фильтр отличается от нерекурсивного только тем, что для рекуртгивных фильтров N регистров сдвига 1,1-l.N разбиты на две группы из V и R () последовательно соединенных регистров. Параллельный (т-разрядный) вход первого регистра из второй группы R.1 подключен к второй m-разрядной группе выходов выходного регистра 7, которая является выходом фильтра 14. Управляющие входы параллельной .записи первых регистров из первой и второй групп V.I и R.1 объединены и соединены с четвертым выходом 20 блока управления.

Перед началом вычисления очередного я-го выходного отсчета под управлением импульсов (фиг. Зе) в первый регистр сдвига первой группы V . 1 параллельным кодом записью а- ется очередная входная выборка Х, а в первый регистр сдвига второй группь R . 1 - предыдущий выходной отсчет Y,, поступающий с выхода цифрового фильтра. В N регистрах сдвига находятся операнды ,..., Z которые представляют собой V последних отсчетов входного сигнала Х„,Х, ,. . . ,Х,.у. , хранимых в регистрах первой группы , и R последних отсчетов выходного сигнала Y ,Y,. .. jY.gv. хранимых в регистрах второй группы. Далее процесс обработки операндов Z,Z2,..., Z| осуществляется как описано вьш1е.

30

35

40

45

50

20

Редактор Л.Пчелинская

Составитель В.Зинин

Техред О.Ващишина Корректор Г.Решетник

Заказ 8536/51Тираж 709Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ГПП1 Патент, г. Ужгород, ул. Проектная, 4