Цифровой нерекурсивный фильтр Советский патент 1987 года по МПК H03H17/06 

Изобретение относится к цифровой технике и может быть использовано в системах цифровой обработки сигналов .

Цель изобретения - повьшение быстродействия цифрового нерекурсивного фильтра.

На фиг,1 приведена структурная схема цифрового нерекурсивного фильтра; на фиг.2 - временная диаг- рамма управляющих сигналов.

Цифровой нерекурсивньм фильтр содержит первый регистр 1 памяти, умножитель 2, блок 3 памяти прира- щений коэффициентов, накапливающий сумматор А первый и второй сумматоры 5 и 6, первый и второй коммутаторы 7 и 8, первый и второй регистры 9 и 10 сдвига, второй регистр П памяти, блок 12 управления, элемент 13 задержки, формирователь 14 импульсов .

Блок 12 управления содержит генератор 15 тактовых импульсов, счет- чик 16, дешифратор 17.

Цифровой нерекурсивный фильтр работает .следующим образом.

Выходной отсчет Y(n) цифрового нерекурсивного фильтра формируется в соответствии с разностным уравнением :

N-1

Y(n) И a.X(n-i),

где а. - весовые коэффициенты (отсчеты импульсной характеристики) ; X (n-i)-входные отсчеты.

Значение N в цифровом нерекурсивном фильтре должно быть выбрано нечетным, а импульсная характеристика симметричной, т.е. а; где

i 0,1М-2; M(N+l)/2. Тогда

каждый входной отсчет Х(п) при вычис пении двух выходных отсчетов Y(n+i) и Y(n+N-i-l) умножается на один и тот же коэффициент а;, а при вычис- лении Y{n+M-1) - на коэффициент а„.,.

Допустим , соответственно .

Весь цикл работы цифрового нерекурсивного фильтра fдлительность цикла равна периоду дискретизации) разделен на тактовых интервала. Пер- Bbrfi регистр 9 сдвига имеет в этом случае (N+3)/2 М+1 4 ячейки, а второй регистр 10 сдвига - ()/2 2 ячейки. В начале нулевого тактового интервала на управляющий вход первого регистра 1 с выхода формирователя 14 поступает импульс и текущий отсчет Х(п) записывается в зтот регистр, с выхода которого он подается в течение всего цикла на второй вход умножителя 2. На первый вход умножителя 2 с выхода блока 3 в нулевом такте поступает приращение коэффициента йа, а, в первом такте i а, а, - а,, а во втором такте - Ьа а,. С выхода умножителя 2 последовательно формируемые произведения йа.Х(п), U а,- Х(п) , & а,,. Х(п) подаются на вход накапливающего сумматора 4, который в начале цикла установлен в нулевое состояние импульсом, поступившим на вход сброса с выхода формирователя 14. Во второй половине каждого тактового интервала производится запись в накапливающий сумматор 4 результата сложения очередного числа, поступающего с выхода умножителя 2, и полученной в предьщущем такте суммы. Таким образом, на выходе накапливающего сумматора 4 во второй половине нулевого такта образуется произведение (п) йаоХ(п) , во второй половине первого такта (п) (n)(n), а во второй половине второго такта (п) ) + а,Х(п).

Поступающие с выхода накапливающего сумматора 4 произведения текуще го отсчета и коэффициентов используются для формирования в п-м цикле частичных сумм произведений $„(п+|) а,Х(п-3) + а,Х(п-2) + (n-l) + + а, Х(п), S(n+2)(n-2) + + а,Х(п-1) + (п) , ) а„Х(п-1) + (п) и 5„(п+4) agX(n), относящихся к выходным отсчетам Y (п+1 ), Y(n+2), Y(n+3) и Y(n-i-4) соответственно, а также для формирования выходного отсчета Y(n).

Так как импульсная характеристика симметрична, agX(n) используется при вычислении одновременно 5,(п) и S(n+4), а,Х(п) - при вьмислении Sjn+1) и ), а,,Х(п) - при вычислении 5(, (п+2) .

В начале нулевого такта четыре ячейки первого регистра 9 содержат полученные в предыдущих циклах частичные суммы, которые записаны в следующем порядке: 5„.,(п+1) (п-З) + а,Х(п-2)(п-1Ь

313

5„., (п42) а Х{п-2) -i- a,X(n-l); S., (n+3) а„Х(п-1);5„.,(п) а„Х(п-А) + a,X(n-3) -- (n-2) .

В нулевом такте на управляющий вход первого коммут атора 7 t первого выхода дешифратора 17 поступает напряжение логической единицы, и вход первого регистра 9 соединяется через первый коммутатор 7 с выходом накапливающего сумматора 4. Сдвиг информации в первом и втором регистрах 9 и 10 производится в конце каждого тактового интервала. При этом на нулевом тактовом интервале в пер- вуя ячейку первого регистра 9 записывается частичная сумма Sj, (п+4) арХ{п) с выхода накапливающего сумматора 4, а из последней ячейки выводится (n). В остальных тактах на управляющем входе первого коммутатора 7 присутствует логический ноль и йход первого регистра 9 подключается через первый коммутатор 7 к выходу первого сумматора 5. На выходе первого сумматора 5 образуется результат сложения чисел, поступающих с выходов накапливающего сумматора 4 и первого регистра 9. При сдвиге в первом такте в первую ячейку первого регистра 9 записывается новая частичная сумма S(n+3) Spo (п 3)+а, X (п) , а во втором такте - 5,(п+2) S,(n+ +2)+а,Х{п).

Таким образом, к моменту окончания п-го цикла в ячейках первого регистра 9 последовательно записаны частичные суммы 5(п+2),S(п+З), 5„(пМ), 5„.,(п+1).

Одновременно в п-м цикле работы фильтра с помощью второго сумматора 6, второго коммутатора 8 и второго регистра 10 вычисляется частичная сумма Sp(n+l) и выходной отсчет Y(n) S(n).

В начале нулевого тактового ин- тервала во втором регистре 10 последовательно записаны S., (п+1) авХ(п-З) + а,Х(п-2) + а Х(п-1) и Sn.i(n) (п-4) + а,Х(п-3) - + (п-2) а,Х(п-1). В течение нулевого и первого тактов на управляющем входе второго коммутатора 8 присутствует напряжение логического , ля, и вход второго регистра 10 соединен через второй коммутатор В с выходом второго сумматора 6, который формирует сумму чисел, поступивших

0 5 0

194

с выходов накапливающего сумматора 4 и второго регистра 10.

В конце нулевого такта при сдвиге информации в первую ячейку второго регистра 10 записывается полная сумма S(n) 5„,(п) + agX(n), а в конце первого такта - частичная сумма S(n+l) S,(n+l)-i-a,X(n) . В последнем (втором) такте на управляющие входы второго коммутатора 8 и второго регистра 11 с второго выхода дешифратора 17 поступает напряжение логической единицы, передним фронтом которого происходит перезапись вычисленного выходного отсчета Y(n) |,(п) из последней (второй) ячейки второго регистра 10 во второй регистр 11. Отсчет Y{n) хранится в этом регистре в течение следующего цикла. Кроме этого, на последнем тактовом интервале п-го цикла второй коммутатор 8 переключается, соединяя вход второго регистра 10 с выходом первого сумматора 5, и при сдвиге в первую ячейку второго регистра 10 записывается частичная сумма Sj,(n-H2) с выхода первого сумматора 5,. а из последней ячейки вьшодится 0 S(n), К моменту окончания п-го

цикла в ячейках второго регистра 10 последовательно записаны S(n+2) и S(n+l).

Таким образом, в начале {n+l)-ro

5

цикла ячейки обоих регистров 9 и 10 сдвига содержат новые частичные суммы, записанные в таком порядке, который необходим для ()-ro цикла работы фильтра.

Блок 12 управления работает следующим образом.

. Частота тактовых импульсов (фиг.2а) на выходе генератора 15 в М раз превышает частоту дискретизации. Двоичный код с выхода счетчика 16, коэффициент пересчета которого равен М, а состояние изменяется по переднему фронту тактового импульса, поступает на адресный вход блока 3. В результате обеспечивается последовательная выборка очередного приращения коэффициента в начале каждого такта.

Одновременно этот код подается на вход дешифратора 17, на первом вы- ходе которого напряжение логической единицы присутствует только в нулевом такте (фиг.2а), а на втором вы513

ходе - в последнем (М-1)-м такте

(фиг.2г). Формирователь 14 по переднему фронту напряжения с первого выхода дешифратора 17 вырабатывает им- пульс (фиг.2д) для записи в первый регистр 1 и для обнуления накапливающего сумматора 4. Запись очередной суммы в накапливающем сумматоре 4 производится по заднему фронту так- тового импульса, а сдвиг в первом и втором регистрах 9 и 10 по заднему фронту импульса, который задержан относительно тактового в злементе 13 на время, большее длительности пе- реходных процессов в накапливающем сумматоре 4| первом и втором сумматорах 5 и 6 и коммутаторах 7 и 8

(фиг.2б).

Формула изобретения

Цифровой нерекурсивный фильтр, содержащий умножитель, первый вход которого подключен к выходу блока памяти, приращений коэффициентов, а выход соединен с входом накапливающего сумматора, первый коммутатор, выход которого подключен к входу первого регистра сдвига, и блок управления, первый выход которого соединен с управляющим входом первого коммутатора, второй выход соединен с входом записи накапливающего сумматора, а третий выход соединен с входом блока памяти приращений коэффициентов, отличающийся

Заказ 3848/55 Тираж 901Подписное

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

5

0

5

0

5

96

тем, что, с целью повышения быстродействия, введены первый регистр памяти, вход которого является входом цифрового нерекурсивного фильтра, первый сумматор, последовательно соединенные второй сумматор, второй коммутатор, второй регистр сдвига и второй регистр памяти, выход которого является выходом цифрового нерекурсивного фильтра, формирователь импульсов и элемент задержки, вход которого соединен с выходом блока управления, а выход подключен к объединенным управляющим входам первого и второго регистров сдвига, причем второй вход умножителя соединен с выходом первого регистра памяти, управляющий вход которого объединен с входом сброса накапливающего сумматора и соединен с выходом формирователя импульсов, вход которого соединен с первым выходом блока управления, выход накапливающего сумматора соединен с объединенными первыми входами первого коммутатора, второго сумматора и первого сумматора, выход которого соединен с вторыми входами первого и второго коммутаторов, вторые входы первого и второго сумматоров соединены с выходами первого и второго регистров сдвига соответственно, а четвертый выход блока управления соединен с объединенными управляющими входами второго коммутатора и второго регистра памяти.

Изобретение относится к цифровой технике. Цель изобретения - повышение быстродействия. Фильтр содержит регистры 1 и 11 памяти, умножитель 2, блок 3 памяти приращений коэффициентов, накапливающий сумматор 4, сумматоры 5 и 6, коммутаторы 7 и 8, регистры 9 и 10 сдвига, блок 12 управления, эл-т 13 задержки и формирователь 14 импульсов. Работа фильтра осуществляется по циклам. Одновременно в п-м цикле вычисляются частичные суммы и выходной отсчет. Цель достигается да счет вычисления новых частичных сумм, записанных в регистры 9 и 10 в таком порядке, который необходим для данного цикла работы фильтра. 2 ил. (Л Вб/х.