Интегрирующий аналого-цифровой преобразователь Советский патент 1986 года по МПК H03M1/04 H03M1/52 

Изобретение относитсч к электро- изиерительной технике и предназначено для измерения среднеквадратичес- кого (действующего) значения сигналов произвольной формы.

Цель изобретения - повьппение точности преобразования.

На чертеже изображена структурная электрическая схема интегрирующего аналого-цифрового преобразователя.

Преобразователь содержит компараторы 1 и 2, цифроаналоговый преобраг зователь ЦАП 3, формирователь 4 модуля входного сигнала ЦАП 5, генератор 6 случайных строб-импульсов, сумматор 7, множительный блок 8, постоянное запоминающее устройство 9, масштабньш счетчик 10.

Устройство работает следующим образом,

В такт поступлению п импульсов генератора 6 постоянное запоминающее устройство 9 и масштабный счетчик 10 вьфабатьгаают соответственно регулярную f и псевдослучайную последовательности чисел. Числа f и v f, поступают на множительный блок 8 откуда полученные произведения , вводятся в сумматор 7. При этом текущему произведению , присваивается знак + или - в соответствии с выполнением следующих условий.

Знак + присваиваемся в том случае, если значение псевдослучайного исла меньше или равно модулю мгновенного значения входного сигнала x(tn), т.е. если|и,(1 i или .singdu, (t) 1.

AnnapaTjrpHO |Ux(tn)| формируется формирователем 4, код 1 в аналоговую форму преобразуется с помощью ЦАП 3, а реализация оператора sign( и присвоение знака + соответствующему произведению осуществляется с помощью компаратора 1.

Знак - произведению у 1 при-: сваивается в том случае, если то же

значение псевдослучайного числа J,

ъ

меньше или равно содержимому сумматора 72, определяющему его состояние в предыдущем такте преобразования.

Преобразование кода Z. в аналогоп

вую величину осуществляется с помощью ЦАП .5, а оператор sign(Z, -V) реализуется с помощью компаратора.2.

Таким образом, изменение кода сумматора 7 осуществляется в соответствии с алгоритмом Zv,4,()- | sigtl /(

x(t)|-V,).(.1)

С ростом числа тактов п при надлежащем выборе последовательности Y (например, из условия Y - , отве- чаилцего минимуму дисперсии ошибки) алгоритм (1) сходится к коду Z Z Z, определяемому из гыражения

h-ff

ZlV,si3h(,.ah(N,(t,)l-f)--o.

u;

Выражения под знаком суммы в равенстве (2) соответствуют квадратам математического ожидания сигналов Z и Uy (t), и таким образом, управление (2) может быть представлено в виде

II

(, (3)

h t J А t I i

Ли

где А - максимальное значение случайной величины Vj ;

среднее значение периода следования импульсов генератора 6.

Из выражения (3) следует, что код Z, фиксируемый в сумматоре 7 в установившемся режиме,

35

Ju;a;dt

Ci)

соответствует действующему значению входного сигнала.

Коэффициент в уравнении

(3) отражает влияние характеристик (плотности распределения) используемых масштабного счетчика 10 и генератора 6 на процесс преобразования.

Формула изобретения

Интегрирующий аналого-цифровой преобразователь, содержащий сумматор,

два компаратора, первые входы которых Объединены, первьй цифроаналоговый преобразователь, входы которого через масштабный счетчик соединены с выходом генератора случайных строб-импульсов, отличающийся

тем, что, с целью повьштения точности

преобразования, в него введены второй цифроаналоговый преобразователь.

31

множитепьный блок, постоянное запоминающее устройство, формирователь модуля входного Сигнала, вход которого является входной шиной, а выход соединен с вторым входом первого комг паратора, вькод которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго компаратора, третьи входы-с выхода;; ми множительного блока, а выход - через второй цифроаналоговый преобразователь с вторым входом второго ком- fiaparopa,причем третьи входы первого и

Составитель А. Титов Редактор С. Саенко Техред: Н.Вонкало Корректор М. Самборская

Заказ 1723/58 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

йшиал ППП Патент, г. Ужгород, ул. Проектная, 4

644

второго компараторов объединены с входом постоянного запоминающего устройства и соединены с выходом гёнерйто- ра случайных строб-импульсов,выходы

постоянного запоминакмцего устройства соединены с первыми входами множи- . тельного блока, вторые входы которого объединены с соответствующими входами первого цифроаналогово- го преобразователя, выход которого соединен с объединенными входами первого и второго комйаIMlTOpOB .

Изобретение относится к электроизмерительной технике. Устройство содержит сумматор 7, компараторы 1 и 2, цифроаналоговый преобразователь 3, масштабный счетчик 10. В устройство введены цифроаналоговый преобразователь 5, множительный блок 8, постоянное запоминающее устройство 9, формирователь 4 модуля входного сигнала. За счет формирования в постоянн ж устройстве 9 регулярной последовательности чисел и в маспггабном счет- ( чике 10 псевдослучайной последовательности чисел умножения их в множительном блоке 8 и суммирораиия произведений в сумматоре 7 обеспечивается более точное преобразование действующего значения сигнала в код. 1 ил. ; Q