Устройство тактовой синхронизации Советский патент 1986 года по МПК H04L7/04 H04L7/02 

Изобретение относится к системе передачи дискретной информации по каналам связи И может- быть использовано при синхронной обработке дискретных сообщений для формирования последовательностей синхроимпульсов.

Цель изобретения - упрощение устройства путем сокращения числа счетчиков.

На чертеже представлена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содерзвит регенератор 1 фронтов входного сигнала, суммирующий счетчик 2, запоминающий блок 3, счетчик 4 адресов, ждущий мультивибратор 5, блок 6 опорных частот и делитель 7 частоты.

Устройство работает следующим образом.

Сигнал поступает на вход регенератора 1,с выхода которого на вход суммирующего счетчика 2 приходит импульсная последовательность, состоящая из импульсов короткой длительности, временное положение которых в этой последовательности совпадает с временным положением моментов пересечения входным сигналом порогового уровня, который устанавливается в регенераторе 1 фронтов равным половине амплитудного значения напряжения входного сигнала.

Суммирующий счетчик 2 считает эти импульсы и через промежуток времени, равный временному интервалу Т/п, результат счета в виде кода записывается в запоминающий блок 3 по команде, поступающей с блока 6 опорных частот. Данная команда представляет собой одиночный импульс,поступающий с выхода блока 6 опорных частот на вход разрешения записи запоминающего блока 3.

После записи результата счета в запоминающий блок 3 на счетный вход счетчика 4 адресов приходит одиночный импульс с выхода блока 6 опорных частот, который изменяет код счетчика 4 адресов. Разряды счетчика 4 адресов подключены с адресным входам запоминающего блока 3, поэтому с приходом импульса на счетный вход счетчика 4 адресов изменяется адрес ячейки памяти запоминающего блока 3 и на входе вывода данных запоминаю

223391.2

щего блока 3 появляется число в виде кода, записанное по этому адресу. Это число будет равно нулю, если устройство тактовой синхронизации

5 только что начало работу, и отлично от нуля, если по этому адресу в запоминающий блок 3 уже бьшо записано некоторое число, соответствующее количеству импульсов, пришедших в

10 данный временной интервал. Последняя ситуация характерна для устройства тактовой синхронизации,работающей уже некоторое время в режиме накопления информации о распределении

15 фронта входного сигнала.

После смены адреса на вход разрешения записи суммирующего счетчика 2 с выхода блока 6 опорных частот поступает одиночный импульс,ко20 торый разрешает запись в суммирующий счетчик 2 указанного выше числа. После записи числа в суммирующий счетчик 2, этот счетчик будет суммировать импульсыj пришедшие за вре25 менной интервал, с тем числом импульсов, которое было записано ранее, и через временной интервал, равный Т/п, результат счета снова

30

35

40

записьгаается в запоминающий блок 3 по сигналу с блока 6 опорных частот по тому адресу, из которого предварительно записывалась информация в суммирующий счетчик 2 и который соответствует определенному постоянному временному интервалу на длительности элементарной посьшки.Далее все повторяется. Очевидно, что количество ячеек памяти и их разрядность равны соответственно количеству временнв х интервалов и разрядности суммирующего счетчика 2.

По мере переполнения суммирующего счетчика 2 потенциал,появившийся на его старшем разряде, запускает

ждущий мультивибратор 5, который генерирует импульс, равный по длительности элементарной посылки.Этот импульс поступает с выхода ждущего мультивибратора 5 на вход Сброс

суммирующего счетчика 2, тем самым происходит запись О в ячейки памяти запоминающего блока 3, т.е. происходит подготовка запоминающего блока 3 к очередному накоплению

информации о временном положении фронта входного сигнала. Потенциал со старшего разряда суммирующего счетчика 2 поступает также на вход

Сброс делителя 7 частоты, тем самым происходит подстройка временного положения синхросигнала.

Формула изобретения

Устройство тактовой синхронизации, содержащее регенератор фронтов входного сигнала, суммирующий счетчик, счетчик адресов и блок опорных .частот, отличающееся тем, что, с целью упрощения уст- |ройства путем сокращения числа счетчиков, в него введены запоминающий блок, делитель частоты и ждущий мультивибратор, при этом выход регенератора фронтов входного сигнала подключен к входу суммирующего счетчика, выходы разрядов которого подключены к входам

Редактор И. Данкулич Заказ 172ft/&0

Составитель В. Евдокимова

Техред И.Попович Корректор Л, Пилипенко

Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная,4

2233914

ввода данных запоминающего блока, выходы вывода данных которого соединены с входами соответствующих разрядов суммирующего счетчика,приг5 чем к входам разрешения записи суммирующего счетчика и запоминающего блока подключены соответствующие дополнительные выходы блока опорных частот, первый выход которого через

10 |счетчик адресов подключен к адрес- 1ным входам запоминающего блока, а второй выход - к входу делителя частоты, вход Сброс которого объединен с входом ждущего мультивибрато-;

15 ра и подключен к выходу старшего разряда суммирующего счетчика, к входу Сброс которого подключен выход ждущего мультивибратора.

Изобретение относится к системе передачи дискретной информации по каналам связи. Упрощается устройство путем сокращения-числа счетчиков. Устройство содержит регенератор фронтов входного сигнала 1, суммирующий счетчик (СС) 2, запоминающий блок (ЗБ) 3, счетчик 4 адресов,ждущий мультивибратор (ЖМ) 5, блок 6 опорных частот и делитель 7 частоты. Количество ячеек памяти и их разрядность равны соответственно количеству временных интервалов и разрядности СС 2. По мере переполнения СС 2 потенциал, появившийся на его старшем разряде, запускает ЖМ 5,который генерирует импульс, равный по длительности элементарной посьшке. Этот импульс поступает с ЖМ 5 на вход Сброс СС 2. Происходит запись О в ячейке памяти ЗБ 3 и подготовка ЗБ 3 к очередному накоплению информации о временном положении фронта входного сигнала. Потенциал со старшего разряда СС 2 поступает также на вход Сброс делителя частоты 7. Происходит подстройка временного положения синхросигнала.1 ил. I (Л