Помехоустойчивый триггер Советский патент 1986 года по МПК H03K3/286 

I

Изобретение относится к импульсной технике и может быть использовано в автоматических и вычислительны устройствах.

Цель изобретения - поЕъшение помхоустойчивости .

На чертеже представлен:а схема по .мехоустойчивого триггера на коньюн- ктивных логических элементах (элементах И-НЕ и и).

Триггер содержит первый 1 и второй 2 логические элементы. Выход певого логического элемента через последовательно соединенные диод 3 и резистор 4 подключен к первому выхо первого конденсатора 5, Выход второго 2 логического элемента через последовательно соединенные диод 6 и резистор 7 подключен к первому выво второго конденсатора 8, Вторые выводы первого и второго конденсаторов соединены с общей шиной,а первые вы- воды подключены через первьш 9 и второй 10 дополнительные резисторы к шин питания и соединены с первыми входами соответственно третьего 11 и четвертого 12 логических элементов, выходы которых подключены соответствено к прямому и инверсному выходам триггера и соединены с вторыми входми соответственно второго и первого логических элементов, первые входь которых подключены к входам устройства, а выходы - к вторым входам

третьего и четвертого логических элментов .

Помехоустойчивый триггер работает следующим образом,

В исходном состоянии на входы устройства поступают логические при этом на одном из выходов ячейки (например, Q) вырабатывается напряжение логического О, а на другом выходе (Q) - логической 1, первый конденсатор 5 разряжен через выход логического элемента 1, диод 3 и резистор 4, а второй конденсатор 8 заряжен через второй дополнительный резистор 10,

Такой режим соответствует режиму хранения информации.

Если в этом режиме кратковременно исчезнет напряжение питания (возникает помеха по цепям питания), то начнет разряжаться второй конденсатор 8 через второй дополнительный резистор 10 и источник питания. Если за время исчезновения напряже

2

ния питания (время действия помехи) напряжение на втором конденсаторе 8 не снизится ниже уровня, расцениваемого четвертым элементом 12 как

логическая 1, то при восстановлении напряжения питания второй конденсатор 8 тем самым подтвердит состояние логической 1 ддя четвертого логического элемента 12 и триггер

сохранит на своих выходах состояние, которое бьшо до исчезновения напряжения питания,

Если на одном из входов триггера (например, S) появится управляющий

сигнал в виде логического О, то диод 3 закроется и начнет заряжаться первый конденсатор 5 через резистор 9 и входную цепь третьего логического элемента 11, Пока первый

конденсатор 5 не успел зарядиться до уровня 5 расцениваемого третьим логическим элементом 1 как логическая 1 (уровень срабатывания), состояние выходнык сигналов триггера не изменится, и если управляющий сигнал вновь принял уровень логической 1 (т,е,5 это была помеха), то диод 3 вновь откроется и через резистор 4 разрядится первьй конден сатор 5 и триггер сохранит свое состояние. Если же управляющий сигнал длится достаточно долго к первый кон- десатор 5 успевает зарядиться до уровня, расцениваемого третьим логическим

элементом 11 как логическая 1, то на выходе Q триггера появляется сигнал логической 1, а на выходе Q - логического О, т.е. триггер переключается и переходит в новое

состояниеэ при этом первый конденсатор 5 заряжен, а второй конденсатор 8 разряжен через диод 6 и резистор 7, f

Таким образом, при воздействии

помех по цепям питания или по управляющим входам S, R длительностью менее времени переключения триггера состояние на вьгходах Q, Q будет оставаться неизменным,,чем обеспечиБается повышенная помехоустойчивость работы триггера. Время переключения триггера определяется величинами емкости конденсаторов 5 или 8, сопротивления зарядного резистора 9

или 10, сопротивления входной цепи логических элементов 11 и 12, а также уровнем срабатывания логических элементов 1 и 12 и величиной ,на3

чального напряжения на конденсаторах 5 или 8, которое зависит от выходного напряжения логических элеме тов 1 и 2, диодов 3 и 6 и сопротивления разрядного резистора 4 или 7. Величина сопротивления резисторов 4 и 7 должна быть как можно меньше для получения малого начального напряжения на конденсаторах 5 и 8, но достаточной для ограничения разрядного тока на безопасном для логических элементов 1 и 2 уровне ,

Помехоустойчивьй триггер, выполненный на элементах ИЛИ-НЕ и ИЛИ, работает аналогично описанному выше с учетом инверсии входйых сигналов.

За счет введения дополнительных резисторов 9 и 10 обеспечивается стабильный заряд конденсаторов 5 и 8 независимо от величины входного сопротивления логических элементов 11 и 12 и обеспечивается гарантированный уровень логической 1 на их входах, что позволяет применять различную элементарную базу (например, микромощные КМОП-логические элементы) при построении подобных триггеров .

При наличии определенной элементной базы помехоустойчивый триггер может быть упрощен. Так, например, если выходы логических элементов 1 и 2 позволяют непосредственно разряжать конденсаторы 5 .или 8, то резисторы 4 и 7 могут отсутствовать (их сопротивление равно нулю); если логические элементы 1 и 2 не вырабатывают на выходах напряжение логической 1 (элемент с открытым коллектором), то диоды 3 и 6 могут отсутствовать (их сопротивление равно нулю); если входные цепи логических элементов 11 и 12 обеспечивают доРедактор И. Тупица

Заказ 2145/56Тираж 816Подписное

ВНИШТИ Государственного комитета СССР

по делам изобретений и открытий .113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

266164

статочно стабильный заряд конденсаторов 5 fi 8, то .резисторы 9 и 10 могут отсутствовать (их сопротивление равно бесконечности); если не 5 требуется синхронность изменения сигналов на различных выходах триггера, то вторые входы логических элементов 11 и 12, соединенные непосредственно с выходами логических элементов 1 и 2, могут отсутствовать.

10

Формула изобретения

Помехоустойчивьй триггер, содер- дащий первый и второй логические элементы И-НЕ или ИПИ-НЕ, выходы которых через последовательно соединенные диод и резистор подключены к первым выводам соответственно первого и второго конденсаторов, вторые выходы которых соединены общей шиной, первые входы первого и второго логических элементов И-НЕ или ИЛИ-НЕ подключены соответственно к первому и второму входам устройства, отличающийся тем, что, с целью повьшения помехоустойчивости, в него введены первый и второй дополнительные логические элементы И или ИЛИ, выходы которых подключены к выходам устройства и соединены с вторыми входами соответственно второго и первого логических элементов И-НЕ или 1ШИ-НЕ, выходы которых подключены соответственно к первым входам первого и второго логических элементов И или ИЛИ, вторые входы которых соединены с первыми выводами соответственно первого и второго конденсаторов и через первьй и второй дополнительные резисторы подключены к шине питания.

Составитель П. Смирнов Техред Л.Олейник

Корректор Е. Рошко

Изобретение относится к импульсной технике и может быть использовано в автоматических и вычислительных устройствах. Цель изобретения - повышение помехоустойчивости. Устройство содержит логические элементы 1, 2, 11 и 12, диоды 3 и 6, резисторы 4 и 7, конденсаторы 5 и 8 и дополнительные резисторы 9 и 10. Достижению поставленной цели способствует введение логических элементов 1 и 2 И или ИЛИ и образование новых связей между элементами устройства. 1 ил.