Устройство тактовой синхронизации Советский патент 1986 года по МПК H04L7/02 

на дискриминатор 4, накопитель 9 синхросигнала н через коммутатор 7 на ДЧ 6. На другие входы дискриминатора 4 и накопителя 9 синхросигнала поступает через коммутатор 7 рабочий сигнал. Дискриминатор 4 выдает знаковую функцию на УКФ 2, по которой он вырабатывает импульсы Добавление, Вычитание. Накопитель 9 синхросигнала вырабатывает сигнал рассинхроI

Изобретение относится к передаче дискретной информации, в частности к устройствам тактовой синхронизации многоканальных модемов с фазоразно- стной Модуляцией.

Целью изобретения является сокра- щение времени обнаружения сбоев синхронизации и повьшение точности синхронизации.

На чертеже приведена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит задающий генератор 1, узел коррекции фазы 2, делитель частоты 3, дискриминатор 4, блок управления 5 демодулятором, дополнительный делитель частоты 6, коммутатор 7, анализатор 8 сбоев синхроимпульсов, накопитель 9 синхросигнала, счетчики импульсов 10 и 11 с взаимным сбросом вычитающий блок 12, определитель модуля 13 и решающий блок 14.

Устройство тактовой синхронизации работает следующим образом.

Счетчики импульсов 10 и П с взаимным сбросом считывают сигналы коррекции фазы Добавление и Вычитание соответственно, после чего показания счетчиков импульсов 10 и 11 вычитаются-в вычитающем блоке 12 и определитель модуля 13 находит модул разности сигнс:лов коррекции. При переполнении какогф-либо из счетчиков импульсов 10 (или 11) вырабатывается импульс сброса на другой счетчик импульсов 11 (или 10) . В решающем блоке 14 определяется, превьшает ли величина модуля разности устанавливаемый порог. Если порог не превьшается

низации на анализатор 8 сбоев синхроимпульсов и на УКФ 2 для быстрого вхождения в синхронизм. Если сигнал с определителя модуля I3 превышает порог, РБ 14 вырабатывает сигнал, разрешающий контролб, по которому вместо рабочего сигнала через коммутатор 7 проходит проверочный сигнал с анализатора 8 сбоев синхроимпульсов. -1 ил.

то решающий блок I4 запрещает режим контроля и в этом случае не выдает сигнала контроля на коммутатор 7. С выхода узла коррекции фазы 2 поступа- ет корректирующая частота f, на делитель частоты 3, в котором каждую посьшку вырабатываются импульсы, соответствующие интервалам временной привязки, импульсы Интегрирование,

Хранение, Сброс и импульсы де- пшфрацни. Эти импульсы поступают на дискриминатор 4,, накопитель 9 синхросигнала и через коммутатор 7 на вход дополнительного делителя частоты 6.

На другие входы дискриминатора 4 и накопителя 9 синхросигнала поступает входной рабочий сигнал Sn через коммутатор 7. Дискриминатор 4 выдает знаковую функцию на узел коррекции

фазы 2, по которой он вырабатьшает импульсы добавления-вычитания. Накопитель 9 синхросигнала вырабатьтает сигнал Строб на вход анализатора 8 сбоев синхроимпульсов и сигнал Рассинхронизация, поступающий на индикацию в анализатор 8 сбоев синхроимпульсов , а также на узел коррекции фазы 2 для быстрого вхождения в синхронизм.

Если же порог в решающем блоке 14 превышен модулем разности сигналов коррекции, то он вырабатьтает сигнал, разрешающий режим контроля. Из импулы сов, вырабатываемых дополнительным

делителем частоты 6, в решающем блоке 14 формируется сигнал, соответствующий интервалу контроля, и сигнал, определяющий периодичность следования циклов контроля, причем с выхода ретающего блока 14 сигнал интервала

контроля поступает на коммутатор 7, прерываклций управление от делителя частоты 3 на дополнительный делитель 6, а также выключает подачу рабочего сигнала Sp и подключает проверочный сигнал S точки на дискриминатор 4 и накопитель 9 синхросигнала.

Проверочный сигнал S точки по- дается с выхода анализатора 8 сбоев синхроимпульсов. В режиме контроля устройство работает по этому сигналу После проведения цикла контроля устройство снова переходит в рабо- чий режим с соответствующим периодом.

В результате введения постоянного анализа ситуации в канале связи исклю чается контроль синхронизма циклами на протяжении всего времени работы модема. В предложенном устройстве текущий контроль осуществляется только при возникновении аварийной ситуации и непосредственно после ее возникновения. Это сокращает время обнаружения сбоев синхронизации, а отсутствие состояния Контроль при нормальной работе улучшает точность синхрониза- ции.

Составитель В, Евдокимова Редактор К. Волощук Техред И.Попович Корректоре. Шекмар

2991/59

Тираж 624 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и -открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения Устройство тактовой синхронизации по авт. св.№ 617856, отличающееся тем, что, с целью сокращения времени обнаружения сбоев синхронизации и повышения точности синхронизации, введены два счетчика импульсов с взаимным сбросом и последовательно соединенные вычитающий блок, определитель модуля и решающий блок, при этом к входам счетчиков импульсов с взаимным сбросом подключены дополнительные выходы узла коррекции фазы, а выходы счетчиков импульсов с взаимным сбросом подключены к соответствующим входам вычитающего блока, выход решающего блока подключен к дополнительному входу коммутатора, управлякидий вход решающего блока объединен с первым входом анализатора сбоев синхроимпульсов, дополнительный выход накопителя синхросигнала подключен к второму дополнительному входу анализатора сбоев синхроимпульсов и к первому дополнительному входу узла коррекции фазы, к второму входу которого подключен дополнительный выход дискриминатора, а второй выход коммутатора подключен к дополнительному входу накопителя синхросигнала.

Изобретение может использоваться при передаче дискретной информации и является дополнительным к изобретению по а,с. № 617856. Сокращается время обнаружения сбоев синхронизации и повышается точность синхронизации. В устройстве текущий контроль осуществляется только при возникновении ава-рийной ситуации и непосредственно после ее возникновения. Для этого счетчики импульсов 10 и II с взаимным сбросом считают сигналы коррекции фазы Добавление и Вычитание соответственно, поступающие с узла коррекции фазы (УКФ) 2. В вычитающем блоке 12показания счетчиков импульсов 10 и 11 вычитаются. Определитель модуля 13находит модуль разности сигналов коррекции. В решающем блоке (РБ) 14 происходит сравнение полученного значения с порогом. Если порог не превышается, сигнал с РБ 14, поступая на коммутатор 7, не разрешает контроль. Корректирующая частота с УКФ 2 поступает на делитель частоты (ДЧ) 3. С выходов ДЧ 3 поступают импульсы Интегрирование, Хранение, Сброс и импульсы дешифрации соответственно г- ----л SS to оо j; fi 00 4;;: