Реверсивный цифровой интегратор Советский патент 1986 года по МПК G05B19/02 

I 1

Изобретение относится к автоматике, в частности к автоматизированным системам управления, и может найти применение в системах автоматического управления с частотными и частотно-импульсными датчиками, в том числе в регулируемьщ и следящих системах,электропривода с импульсными датчиками скорости и положения.

Цель изобретения - повьшение точности интегратора.

На фиг.1 представлена блок-схема реверсивного цифрового интегратора на фиг.2 - схема-блока формирования знака выходного сигнала; на фиг.З - схема блока преобразования кода.

Реверсивный цифровой интегратор содержит реверсивный счетчик 1, блок 2 контроля переполнения счетчика, блок 3 контроля нулевого положения счетчика, блок 4 преобразования кода, цифроаналоговый преобразователь 5, генератор 6 импульсов, блок 7 формирования частоты и .направления задания, блок 8 формирования частоты и направления обратной связи, первый 9, второй 10, третий 11, четвертый 12, шестой 13, пятый 14, седьмой 15, восьмой 16 элементы И-НЕ, блок 17 формирования знака выходного сигнала интегратора. Блок 17 формирования знака выходного сигнала (фиг.2) содержит триггер 19, девятый 18, двенадцатый 20, одиннадцатый 21, десятый 22.элементы,И-НЕ, инвертор 23.

Первьгй и второй входы девятого 18 элемента И-НЕ подключены соответственно к пятому и четвертому входам блока 17 формирования знака выходного сигнала, а выход соединен с вторым С-входом триггера 19, Q-выход которого подключен к первому выходу, а 5-выход - к второму выходу блока 17. D-вход триггера 19 подключен к . выходу двенадцатого элемента 20 И-НЕ, первый вход которого подключен к выходу одиннадцатого 21 элемента И-НЕ., а второй вход подключен к выходу десятого 22 элемента И-НЕ, первый вход которого подключен к первому входу блока 17, второй вход - к, третьему входу блока 17, подключенному через инвертор 23 к первому входу 21 элемента И-НЕ, второй вход которого подключен к второму входу блока 17.

Блок 7 формирования частоты и направления задания (фиг.1) состоит из

380302

8-разрядного преобразователя код-частота (ПКЧ), логического элемента 8И-НЕ и логического инвертора, 8 разрядов 9-разрядиого входа блока 7 соединены с 8 входами ПКЧ и логического элемента 8И-НЕ, выход элемента 8И-НЕ подключен также к четвертому выходу блока 7. Выход ПКЧ соединен с первым выходом блока 7. Де- . 0 вятый разряд входа блока 7 (разряд знака входного-задания) подключен к входу инвертора и к третьему выходу блока 7. Выход инвертора соединен с вторым выходом блока 7. ПКЧ соединен

также с выходом генератора 6 импульсов. 9-разрядный вход блока 7 предусмотрен для задания кодовой установки и направления движения (знака кодового задания).

Блок 8 формирования частоты и направления обратной связи (фиг.1) состоит из трех триггеров и двух логических инверторов. На второй и третий выходы блока 8 подается последовательность импульсов частотно- импульсного датчика. Второй вход блока соединен с тактируемым входом второго и третьего триггеров. Третий вход соединен с D-входом третьего : триггера. Первый выход блока 8 подключен к прямому выходу первого триггера, на тактируемый вход которого через первый инвертор подаются импульсы от генератора. Второй и третий выходы блока 8 соответственно соединены с прямым и инверсным выходами третьего триггера. Блок 2 контроля переполнения счетчика (фиг.1) состоит из логического элемента 8И-НЕ, и инвертора. Блок 3 контроля нулевого положения счетчика состоит из логического элемента 8ИЛИ-НЕ.

Блок преобразования кода 4 (фиг.З) предназначен для преобразования выходных чисел счетчика, работающего в обратном коде с учетом знака числа.

Блок преобразования для одного разряда состоит из инвертора и логического элемента 2-2И-2ИЛИ-НЕ. Первые входы 2И соста1вляющих элементов

2-2И-2ИПИ-НЕ соединены: первого 2И через инвертор, второго 2И непосредственно с выходом счетчика. На вторые входы 2И элемента 2 2И-2ИЛИ-НЕ подается соответственно прямой и

инверсный сигналы знака.

Выход реверсивного счетчика 1

подключен к входам блоков перепол.нения 2 и контроля.3 нулевого полоto

TS

31238030

ения счетчика и через блок 4 преобразования кода подключен к входу цифроаналогового преобразователя 5. Генератор 6 импульсов подключен к тактирующему входу триггера блока 8 формирования частоты и направления обратной связи.и,к входу ПКЧ блока 7 формирования частоты и направления задания. Первые входы первого 9 и второго 10 элементов И-НЕ подключены к второму выходу f, , второй вход первого элемента И-НЕ 9 подсоединен к первому выходу, а второй- вход второго элемента И-НЕ 10 - к третьему выходу блока 7 формирования частоты и направления задания. Первые входы третьего 11 и четвертого 12 элемента И-НЕ подключены к второму выходу fo.c второй вход третьего элемента И-НЕ 11 подсоединен к перво му выходу, а второй вход четвертого элемента И-НЕ 12 - к третьему выходу блока 8 формирования частоты и направления обратной связи. Шестой элемент И-НЕ 13 вторым входом подключен к выходу блока 2 контроля переполнения счетчика, а первым входом - к первому выходу блока 17 формирования знака выходного сигнала, а выход подключен к третье у входу седьмого элемента И-НЕ 15, первый вход которого подключен к выходу первого элемента И-НЕ 9, второй вход соединен с выходом третьего элемен--1. та И-НЕ 11, а выход с входом Сложеист ра

яв по то вх те вх ни вх на по то во

де ко на К1 мо ич

вх мо I

30 гд

20

25

40

45

ние счетчика I. Второй вход пятого 35 элемента И-НЕ 14 подключен к выходу блока 3 контроля нулевого положения счетчика, первый вход подключен к второму выходу блока 17 формирования знака, а выход подключен к третьему входу восьмого элемента И-НЕ 16, первый вход которого подключен к выходу четвертого элемента И-НЕ 12, второй вход - к выходу второго элемента И-НЕ 10, а выход соединен с входом Вычитание счетчика. Первый вход блока формирования знака выходного сигнала подключен и второму выходу блока 8,, третий вход - к четвертому выходу блока 7 формирования частоты и направления задания, второй вход подключен к второму выходу блока 7 формирования частоты и направления задания, а второй выход подключен к (п+1)-му входу блока 4 преобразования кода.

Устройство работает следующим образом.

50

55

вх бл ег то вт В эл ми щи ги им го те и ни ни ра ры ро вь U сч со пр

o

S

Если импульсы частоты задания f, и частоты обратной связи . отсутствуют $ то на выходе блока 5 интег- ратора сигнал равен нулю.

Интегрирование начинается с появлением на выходе блока 7 задания последовательности импульсов, частота которых устанавливается кодом входного задания. Направление интегрирования определяется знаком, входного задания. Код входного задания через 8 разрядов 9-разрядного входа блока 7 подается на вход ПКЧ, на выходе которого устанавливается последовательность импульсов с частотой, определяемой значением кодового задания.

ПКЧ представляет собой двоичный делитель частоты с переменным коэффициентом деления, выполненный на двух микросхемах счетчика типа К155ИЕ8, что позволяет при необходимости расширять разряд входного двоичного кодового задания дЬ 12..

Частота импульсов ПКЧ связана с входным Кодовым заданием зависимостьюI

f ||б (, 24N,22 + ....-.). 0 где N, N, ,

0

5

0

5

0

5

.,N - двоичные значения входного кодового значения. При полозштельном направлении входного задания на первом выходе блока 7 выдается сигнал 1, а, на его третьем выходе - сигнал О, которые подаются соответственно на вторые входы элементов И-НЕ 9 и 10. В это время на входы логического элемента И-НЕ 13 поступают О, формирующие на выходе сигнал, резрешаю- щий прохождение импульсов через логический элемент Й-НЕ 15. При этом импульсы частоты задания fj с второго выхода блока 7 через последовательно включенные элементы И-НЕ 9 и 15 поступают на вход Суммирование счетчика 1. По мере поступления импульсов на выходе счетчика образуется нарастающий код N., который через блок 4 подается на циф- роаналоговый преобразователь 5, на вьйсоде которого устанавливается Ug(,,N. . Скорость нарастания кода счетчика зависят от частоты импульсов, поступающих на входы счетчика, Входной сигнал цифроаналогового преобразователя воздействует через

внешние устройства (усилитель мощности, объект управления, частотный или частотно-импульсный датчик) на блок 8, на втором вьгаоде которо- го формируется частота И;мпульсов обратной связи fo.c а н.а первом и третьем,выходах в зависимости от направления движения объекта форми- руются сигналы 1 или О. Частот- вый сигнал обратной связи формируется частотно-импуль 1ным датчиком. Обычно такие датчики Формируют два ряда прямоугольных последовательностей импульсов, сдвинутых относи- тельно друг друга на 90 эл,град.Одна из этих импульсных последовательностей, тактированная импульсами генератора на первом- и втором триггерах, используется как сигнал обрат- ной связи. Совместно они используются для определения направления движения. Это выполняется на третьем триггере.

При отрицательной обратной связи в блоке 8 формируется направление последовательности импульсов f,инверсной по отношению к направлению импульсов задания. В этом случае на первом выходе блока 8 формируетс О, а на его третьем выходе - 1. При 1, поступающих с выхода логических элементов 10 и 14 импульсы fp с. с второго выхода блока 8 через последовательно включенные элементы И-НЕ 12 и 16 поступают на вхо Вычитание счетчика 1. С целью неодновременного попадания на входа счетчика импульсов fj и f, они синхронизированы соответственно прямой и инверсной последовательностью импульсов эталонной частоты f, генератора 6 импульсов. В результате воздействия импульсов в счетчике устанавливается число, равное интегра разности 4actoT fj и f..

I.

N,, K(f3-f)dt,

a на выходе устройства сигнал U.bu -N,,.

В случае переполнения счетчика напряжение на выходе будет равно ftbijt маис. втором выходе блока 2 и на выходе логического зле- мента И-НЕ 13 формируется сигнал, запрещающий прохождение импульсов через элемент И-НЕ 15. Такое состоя

5 0

5 Q

5

0

5

ние интегратора будет сохраняться до момента наступления неравенства fo.c fj- , ,

При изменении направления интегрирования на отрицательное на первом выходе блока 7 формируется О, а на третьем его выходе - 1, которые являются запрещающими для логического элемента 9 и разрешающими для логического элемента 10. Такое состояние обеспечивает поступление импульсов задания с второго выхода блока 7 через последовательно включенные элементы И-НЕ 10 и 16 на вход Вычитание счетчика 1. С этого момента импульсы и f.с поступают на вход Вычитание. Содержание счетчика быстро убывает, а частота последовательности импульсов fо уменьшается. В момент,когда Nj, О,на первом выходе блока 3 формируется сигнал, который поступает на пятый вход блока 17 и устанавливает на его выходе знак выходного сигнала интегратора, соответствующий заданному направлению интегрирования, т.е. отрицательному. После перехода через нуль с:чет- чик 1 работает в обратном коде, т.е. вьпсодное число счетчика представляется в обратном двоичном коде, соответствующем отрицательному значению интегрирования. Число в обратном двоичном коде, поступающее с выхода счетчика 1 на вход блока 4, преобразуется в прямой код числа отрицательного знака. Такие кодовые комбинации поступают на вход ЦАП 6,где преобразуются в напряжение отрицательной полярности.

-..

В момент tj частота последовательности импулЬсов f обратной связи достигает нуля. После перехода через нуль направление частоты обратной связи fи с и логические сигналы на первом и третьем выходах блока 8 изменяются на противоположные, т.е. изменяются на противоположные 1 на втором входе логического элемента И-НЕ 11 и О на втором входе логического элемента И-НЕ 12. При этом импульсы частоты обратной связи с второго вь1хода блока 8 через логические элементы 11 и 15 будут поступать на вход Суммирование счетчика 1. В результате на выходе интегратора установится сигнал

-UB.. / ( ) dt.

В случае переполнения

: 5

обратным кодом содержимое счетчика NCM достигает N (-N„.,0 ) При этом на втором выходе блока 3 формируется сигнап, который проходит через элемент 1.4 на третий вход логи- jg ческого элемента И-НБ 15 и запрещает прохозвдение последовательности импульсов через логический элемент И-НЕ 16 на вход Вычитание. Такое состояние будет до тех пор, пока не jj наступит момент, когда f станет меньше fо.с,

В случае нулевого значения частоты задания if 3 О на четвертом выходе блока 7 формируется сигнал, нулевого 20 задания, поступающий на вход блока 17, где формируется сигнал со знаком, противоположным знаку направления частоты обратной связи. При з О импульсы частоты обратной 25 связи уменьшают содержимое счетчика как при прямом, так и при обратном коде выходного сигнала счетчика до нуля.

Предлагаемое устройство по срав- зо нению с прототипом позволяет получить более высокую точность за счет устранения нелинейности характеристики, обусловленной наличием двух каналов при одновременном упрощении устройства. Кроме того, предлагаемый цифровой интегратор обладает более широкими функциональными возможностями, так как может быть использован как с аналоговым, так и с цифровым регулятором, т.е. в цифро- аналоговьпс и цифровых системах.

Изобретение позволяет повысить точность устройства и упростить его за счет одноканального исполнения вместо двухканального, Предлагаемое устройство имеет более широкие функциональные возможности, так как оно может быть ийпользовано без переделок как с аналоговым, так и с цифровым выходом, т.е. оно-Может ,быть использовано в цифровых и цифроаналого- вых системах.

35

45

50

Формула изобретения

t. Реверсивный цифровой интегратор, содержащий цифроаналоговый преобразователь, реверсивный счетчик.

5

g j

0 5

о

5

5

выход которого соединен с входами блока контроля нулевого положения счетчика и блока контроля переполнения счетчика, генератор импульсов, выход Которого соединен с первыми входами блока формирования частоты и направления обратной связи и блока формирования частоты и направления задания, первый выход которого соединен с первыми входами первого и второго элементов И-НЕ, вторые входы которых соединены соответственно с вторым и третьим выходами блока формирования частоты и направления задания, первый выход блока формирования частоты и направления обратной связи соединен с первыми входами третьего и четвертого элементов И-гНБ, вторые входы которых соединены соответственно с вторым и третьим выходами блока формирования частоты и направления обратной связи, отличающийся тек, что, с целью повьшения точности устройства, в него введены блок преобразования кода, пятый, шестой, седьмой и восьмой элементы И-НЕ, блок формирования знака выходного сигнала, первый, второй и третий входы котброго сое- i динены соответственно с вторым выходом блока формирования частоты и направления обратной связи, вторым и четвертым вьпсодами блока формирования частоты и направления задания, а первый и второй выходы т с первыми входами соответственно пятого и шестого элементов И-НЕ,вторые входы которых соединены с выходами соответственно блока контроля нулевого положения счетчика и блока .контроля переполнения счетчика, подключенных соответственно к пятому и четвертому входам блока формирования знака выходного сигнала,первый второй и третий входы седьмого элемента И-НЕ соединены с выходами соответственно шестого, первого и третьего элементов И-НЕ, а выход - с первым входом реверсивного счетчика, выход которого соединен с первым входом блока преобразования кода, . вторьм входом соединенного с вторым выходом блока формирования знака выходного сигнала, а выходом - с циф- роаналоговым преобразователем,первый, второй и третий входы восьмого элемента И-НЕ соединены с выходами соответственно второго, четвертого и

пятого элементов И-НЕ, а выход - с вторым входом реверсивного счетчика.

2. Интегратор по п. Г, о т л и- ча ю щ ий с я тем, что блок формирования знака содержит девятый и десятый элементы И-НЕ, последовательно соединенные инвертор, одиннадцатый и двенадцатый элементы И-НЕ и триггер, выходы которого соединены соответственно с первым и вторым выходами Влока, А второй вход с выхо

дом девятого элемента И-НЕ, первый и второй входы которого подключены соответственно к пятому и четвертому входам блока, второй и третий входы которого соединены соответствен но с вторым входом одиннадцатого элемен- та И-НЕ и .входом инвертора и вторым входом десятого элемента И-НЕ,первый вход которого подключен к первому входу блока, а выход - к второму входу двенадцатого элемента И-НЕ.

Изобретение относится к автоматике и может быть применено в системах, автоматического управления с частотными и. частотно-импульсными датчиками. Целью изобретения является упрощение.устройства И повьшение точности интегрирования. Известен реверсивный цифровой интегратор, содержащий генератор импульсов, блок формирования частоты задания, блок формирования частоты и направления обратной связи, четьфе элемента И-НЕ, два элемента ЙЛИ-НЕ, дба элемента И,два реверсивных счетчика, два блока контроля переполнения счетчиков, два цифроаналоговых преобразователя,два блока контроля нулевого положения счетчиков, инвертор-образующие два канала и сумматор. Новым является то, что, с целью упрощения устройства и повьппения точности в нем предус- мотрены блок преобразования кода, четыре дополнительных элемента И-НЕ и блок формирования знака выходного сигнала интегратора. Предлагаемое устройство по сравнению с прототипом позволяет повысить точность за счет устранения нелинейности характеристики, обусловленной наличием двух каналов, и упростить его аа счет одноканального -исполнения. Предлагаемое устройство содержит примерно в два раза меньше элементов по сравнению с прототипом.1з.п.ф-лы, 3 ил. (Л с ю со Qb О 00

Фиг./

fSbix, У26ш.

/оg

/70&

&

Редактор М. ЛЬшьш

Составитель В. Титов

Техред О.Гортвай Корректор Т. Колб

Заказ 3289/47 Тираж 85б Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

Ф(1г.З