Устройство для контроля преобразователей угла поворота вала в код Советский патент 1986 года по МПК H03M1/10 H03M1/26 

Изобретение относится к автоматике вычислительной технике, в частности устройствам для проверки и контроля преобразователей угла поворота вала в код.

Цель изобретения - повьЕшение достоерности и быстродействия устройства за счет обеспечения проверки наличия сигналов на разрядных выходах контроируемого преобразователя, определеия вида неисправности и автоматического переключения режимов ко нтроля.

На фиг.1 представлена функциональая схема устройства для контроля преобразователей угла поворота вала в код; на фиг.2 - алгоритм контроля преобразователя угла и соответствутощие состояния информационного табло блока ш дикации.

Устройство для контроля преобразователей угла поворота вала в код соержит (фиг.1) привод 1 с валом 2 блок 3 формирования сигналов, ящий из N элементов И-НЕ 3.1-3.N, блоки 4.1,..,, A(N-1) определения неисправностей разрядов, элемент ИЛИ 5, блок 6 управления, блок 7 индикации,. D-триггер 8, каждый блок 4 определения неисправностей разрядов содержит D-триггеры 9 и 10.,s, элемент И-НЕ 11, элементы И 12 и 13, а блок 6 управления содержит э лемент НЕ 14, четыре D-триггера 15-18, элемент И .19, элемент ИЛИ 20, одновибратор 21, узел начальной установки на резисторе 22 и кнопке 23, блок 7 индикации имеет режимные входы 24-27, и кодовые входы 28« Устройство содержит также контро- лируемьй преобразователь 29.

Устройство позволяет вести полный контроль работоспособности преобразоателей и контроль правильности чередования его выходного кода. Полный онтроль (фиг.2) работоспособности преобразователя включает проверку наличия старшего разряда (поз,30), наличия остальных разрядов (поз,31) и контроль чередования кода (поз,32),.

Работа устройства для контроля преобразователей угла поворота вала в код поясняется с помощью алгоритма контроля и информационного табло блока 7 индикации (фиг.2), где сигналам на входах 24-28 блока 7 индикации со- ответствует определенное состояние элементов индикации, причем единичному состоянию элемента соответствует заштрихованное изображение.

По входу 24 блока 7 индикации осуществляется сигнализация о наличии неи- .- правности преобразователя 2, по входу 25 отображается режим проверки наличия разрядных сигналов преобразователя 29, по входу 26 - режим контроля прави/сьности чередования кода преобразователя 29, по входу 27 регистрируется окончание контроля преобразователя 29, а единичные состояния всех последующих входов 28 блока 7 индикации указывают номера неисправных разрядов контролируемого преобразователя 29, ,

Устройство, работает слудующим образом.

Вал контролируемого преобразователя 29, сочлененный с 2, приводится во вращение приводом 1. Перед

началом контроля элементы и блоки устройства устанавливают с помощью кнопки 23 в исходное состояние. При этом D-триггеры 8-10 всех блоков 4.1- 4(N-1) нулевым сигналом блока 6. управ

ления устанавливаются .в единичное

состояние, D-триггеры 15-18 блока 6 управления - в нулевое состояние и, одновременно запускается одновибратор 21, который выдает положительный импульс длительностью, превышающей время двух оборо тов вращения вала преобразователя 29, В исходном состоянии на инверсных выходах D-триггеров 9 и 10 суш;ествует низкий потенциал, который поддерживает в единичном состоянии элементы И-НЕ 11 блоков 4.1,..., 4(N-I) и элемент ИПИ 5, Нулевой сигнал с выхода блока 6 управления, поступая на вход элемента И 13, блокиРУет прохождение эталонных сигналов с первого разряда преобразователя.29, поэтому на D-ВЫХОДЫ D-триггеров 9 и 10 поступает нулевой сигнал. На фиг.2 начальное, состояние представлено и единичными сигналами на входах 24, 25 и 28 блока 7 индикации.

Устройство имеет два режима работы. Первый режим работы выполняется в два этапа. Сначала проверяется наличие сигнала старшего разряда преобразователя 29 (поз.30, фиг.2), который поступает на элемент 3.N блока 3 формирования, где формируются его прямое и инверсное значения. Сигналами с

инв ерсного выхода, поступающими на тактовый вход D-триггера 9, и сигналами с прямого выхода, поступающими на тактовый вход D-триггера 10, запиfO

fS

20

сываются нулевые значения сигналов, установленные на D-входах. Сигналы с выходов D-триггеров 9 и 10 поступают на входы элемента И-НЕ 11, на выходе которого, а следовательно, и ,на выходе блока 4.(N-1) устанавливается нулевое значение сигнала. Сигнал с прямого выхода элемента 3.N поступает также на вход блока 6 управления и устанавливает в единичное состояние D-триггер 15. .

При отсутствии сигнала старшего разряда D-триггеры 9 и 10 блока 4(N-1) определения неисправностей остаются в единичном состоянии и .на его выходе сохранится единичный сигнал. А в блоке 6 управления после окончания импульса с одновибратора 2 D-триггер 18 устанавливается в единичное состояние и высокий потенциал поступает на выход блока 6 управления и на вход 27 блока 7 индикации.

Результаты контроля для этого этапа отображены на информационном табло (фиг.2).. Наличие старшего разряда преобразователя 29 характеризуется сигналом по выходу Да, а его отсутствие - по выходу Нет (фиг.2).

Затем осуществляется второй этап проверки наличия сигналов остальных разрядов преобразователя 2 (поз.31). Проверка наличия сигнала младшего разряда производится D-триггером 8, в котором по С-входу положительным фронтом сигнала младшего разряда с элемента 3.1 блока 3 формирования запи- 35 сывается нулевой сигнал, имеющийся на D-входе D-трйггера 8. Наличие остальных разрядов, кроме младшего и старшего, проверяется блоками 4.1, ..... 4(N-2) аналогично проверке старшего 0 разряда преобразователя 29.

При наличии сигналов на всех разрядах преобразователя 29 на выходе элемента ИЛИ 5 устанавливается нулевой сигнал, который поступает на вход 5 блока 7 индикации и на вход блока 6 управления, проходит через элемент НЕ 14, элемент И 19 и устанавливает на выходе элемента ИЛИ 20 единичный сигнал....50

На фиг.2 этот этап представлен соответствующими состояниями элементов . индикации при положительном (выход Да) или отрицательном (выход.Нет) результатах проверки. . . 55

Режим контроля лравильности чередования кода преобразователя 29 (поз.32) начинается с приходом второго положиO

0

тельного фронта сигнала старшего разряда преобразователя 29 с прямого выхода элемента 3.N на вход блока 6 управления . При этом D-триггеры 15 и 18 остаются соответственно в единичном и нулевом состоянии, а D-триггеры 16 и 17 сигналом, поступающие на их С- входы, осуществляют запись единичных сигналов с D-входов. Нулевой сигнал с инверсного вьпсрда В-триггера 17 поступает на вход 25 блока 7 индикации, а единичный сигнал с прямого выхода этого D-триггера 17 поступает на вход 26 блока 7 индикации и входы блоков 4.1,...,4.(N-1),что дает возможность проходить инверсному сигналу младшего .разряда контролируемого преобразователя 29, являющемуся эталонным,через элементы И 13. Эталонный сигнал поступает на D-входы триггеров 9 и 10 и записывается передними фронтами прямого и инверсного сигналов, поступающих с элементов. 3.1 - 3.N блока 3 формирования, начиная с второго..

При правильном чередовании кода

его смена в каждом.разряде цреобразо- вателя 29, начиная с второго, происходит при нулевом значении.эталонного сигнала. Поэтому D-триггеры 9 и 10, элементы И-НЕ 11 и элемент ИЛИ 5 на-. ходятся в состоянии О. В случае нарушения правильности чередования кода в одном из разрядов смена кода в нем происходит при единичном значении эталонного сигнала, что приводит к записи в соответствующем D-триггере 9 и 10.единичного значения, которое устанавливает также 1 на выходах элементов И-НЕ 11 блоков 4.1, ...,.4(N-1) соответствующего разряда и выходе элемента ИЛИ 5, а также блокирует про- i хождение эталонного сигнала через элемент И 12. Единичный сигнал с выхода элемента ИЛИ 5 поступает на вход 24 блока 7 индикации и по окончании положительного сигнала на выходе одновибратора 21 D-триггер 18 блока 6 управления также устанавливается в 1, единичный сигнал поступает на вход 27 блока 7 индикации. Единичные сигна.пы, которые поступают с выходов блоков 4.1,..., 4. (N-.1) позволяют установить номер разряда, в-котором произошла хотя бы одна неправильная смена кода.

Если преобразователь 29 исправен, то следующий прямой фронт старшего }. разряда записывает по С-входу D-трйг- гера 18 единичный сигнал с выхода D20

триггера 16.

На фиг.2 второй режим контроля представлен соответствующими состояниями элементов индикации в зависи- 1ости от результатов контроля. Окончание полного контроля обозначено как Стоп.

таким образом, каждому режиму контроля (поз.30-32) соответствуют опре-|ц деленные значения выходных сигналов блока 6 управления, которые поступают на входы 24-28 блока 7 индикации и отображается элементами индикации блока 7, что позволяет однозначно идеи- тифицировать вид и место неисправности.. . . .

Таким образом, устройство контроля помимо контроля правильности чередования кода осуществляет проверку наличия сигналов на разрядных выходах преобразователя угла, при этом режимы контроля и определения вида неисправностей осуществляются автоматиче 25

ормула изобретения

1. Устройство для ко 1троля преоб- разорателей угла поворота вала в код, содержащее привод, вал которого явля- ется элементом сочленения с валом контролируемого преобразователя угла поворота вала в код, блок формирования контрольных сигналов, входы которого являются входами устройства, первый и второй инверсные выходы соеди- - иены с одноименными входами первого блока определения неисправностей разрядов , первый прямой выход соединен с

первыми входами остальных блоков -опре40

определ.ения неисправностей разрядов;

второй прямой выход соединен с тре- тьим входом первого блока определения неисправностей разрядов, остальные инверсные выходы соединены с вторыми входами остальных блоков определения неисправностей разрядов, остальные прямые выходы соединены с третьими входами остальных блоков определения неисправностей разрядов, элемент ИЛИ, (N-1) входов которого соединены с ходами блоков определения неисправностей разрядов, отличающее- с я тем, что, с целью повьшения достоверности и быстродействия, в негр введены блок управления, блок индика- ции, D-триггер, первьй прямой, вход блока формирования контрольных сигналов соединен с тактовым входом D-триг30

45

0

ц

5

-

0

0

5

гера, D-вход которого соединен с ш - ной нулевого потенциала, а S-вход - с четвертыми входами блоков определения кеисправностей разрядов и первым входом блока управления, выход D-триг- гера соединен с N-M входом элемента ИЛИ в: с первым входом блока индикации, выходы блоков определения неисправностей разрядов соединены с последующими (N-1) входами блока индикации, N-Й прямой выход блока формирования контрольных сигналов соединен с вторым входом блока управления, третий вход которого соединен с (N+1)-M входом блока индикации и с выходом элемента И1И, а первый, второй и третий выходы соединены с (N+2)-M5 (N+3)-M я {N+A)-M входами блока индикации, второй выход блока управления соединены с пятыми входами блоков определения неисправностей разрядов.

2.Устройство по п. 1 ,. о т л и ч а- ю щ, е е с я тем, что блок определения неисправностей разрядов содержит два элемента И, элемент И-НЕ, два D- тригтера, первый вход первого элемента И является первым входом блока, второй вход соединен с инверсным выходом первого D-триггера и первым входом элемента И-НЕ, а третий вход . соединен с инверсным выходом второго В триггера и вторым входом элемента И-НЕ., выход которого является выходом блока, выход первого элемента И соединен с первым входом второго.элемента И, второй вход которого является пятым входом блока, а выход соединен

с D-входами D-триггеров, S-входы которых объединены и являются четвертым вхо дом блока-, С-вход второго . D- триггера является вторым входом блока, р. С-вход первого D-триггера - третьим входом блока.

3.Устройство по п.1, о т л и ч а- ю щ е е с я тем, что блок управления содержит элемент НЕ, четыре D-триггера, элемент И, элемент ИЛИ, одновиб- ратор и узел начальной установки, выполненный на резисторе и кнопке, первый вывод которой через резистор подключен к источнику питания, к R-BXO- дам Б-триггеров блока, входу одновиб- ратора и является первым входом блока, второй вывод кнопки соединен с шиной нулевого потенциала, тактовые входы П-триггер,ов объединены и являются вторым входом блока, вход элемента НЕ является третьим входом блока, выход элемента НЕ соединен с первым входом элемента И, второй вход которого соединен с выходом первого D-триггера и с D-входом второго D- триггера, а выход подключен к первому входу элемента ИЛИ, выход которого соединен с D-входом третьего D-триггера, инверсный выход которого является первым выходом блока, а прямой выход - вторым выходом блока и соединен с вторым входом элемента ИЛИ, прямой выход второго D-триггера подключен к D-входу четвертого D-триггера, S-вход которого соединен с выходом однрвибратора, а прямой вы- ход является третьим выходом блока.

Изобретение относится к вычислительной технике и предназначено для контроля преобразователей угла поворота вала в код.. Целью изобретения является повышение достоверности и быстродействия устройства. С этой це- лью в устройство, содержащее привод, блок формирования контрольных сигналов, блоки определения неисправностей разрядов, элемент ИЛИ, введены блок управления, блок индикации, D-триггер. Привод осуществляет вращение вала преобразователя, на выходах которого формируются сигналы смены кода. Устройство имеет два режима работ. В . первом режиме сначала проверяется наличие сигнала старшего разряда преобразователя с помощью блока формирования . При его наличии на соответствующем выходе блока определения неис- праврюстей.разрядов устанавливается сигнал логического О, который управляет, работой блока управления. Блок управления вырабатывает сигнал, который поступает на вход блока индикации, выдавая соответствующее появление информации о работе старшего разряда. Затем осуществляется проверка наличия остальных разрядов преоб- . разователя. Наличие млйдшего разряда осуществляется D-триггером, а остальных разрядов - блоком определения неисправностей по вьппеописанному алгоритму. При наличии всех разрядньк сигналов соответствующая информация вьщается на блок индикации. Второй режим контроля правильности чередования кода преобразователя начинается с приходом второго положительного фронта сигнала старше- .го разряда на вход блока управления, эталонным сигналом, с которым сравнивается чередование кода, является сигнал младшего разряда. Он периодически записывается в блоке формирования .контрольных сигналов и с ним каждый раз сравниваются сигналы с ос.таль- ных разрядов преобразователя. В случае неверного нарастания кода блок ин- д ncaции по сигналу с блока управления выдает сигнал о сбое в работе преобразователя. 2 3. п. ф-лы, 2 ил. с с (Л со о 00 О5

( ПУСК J

2Ц 25 2В 27

26

11© © ©

©

000

©

О ©

IО © © Oj

W//.

о о о

С J .

Сйставитель К).Котов Редактор А Сабо lE5ES3 JLPil 2 2iL KogpeKTogB. Бутяva

Заказ 3409/57 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР .

по делам изобретений и открытий . 113035, Москва, Ж-35, Раушская наб,., д. 4/5

Производственно-полиграфическое предприятие,, г. Ужгород, ул. Проектная, 4

Ф1Аг.2