Передающее устройство системы с решающей обратной связью Советский патент 1986 года по МПК H04L1/16 

11, формирователь задержки передачи комбинации Покой (ФЗПКП) 12, формирователь временного интервала (ФВИ) 13, повторитель 14, счетчик импульсов 15, преобразователь последовательного кода в параллельный (ППКПУ 16, три триггера 17 - 19, два элемента И 20 и 21, дешифратор 22, блок кодирования 23, блок сравнения 24 и приемник сигнала обратной связи 25, Если число повторных передач одного и того же сообщения превысит заданный порог, равный емкости счетчика им

1

Изобретение относится к технике связи и может быть использовано в системах передачи дискретной информации с решающей обратной связью.

Цель изобретения - повьш1ение вер- нести передачи путем снижения вероят- ности выпадения сообщения.

. На чертеже представлена структурная электрическая схема передающего устройства системы с решающей обратной связью.

Передающее устройство системы с решающей обратной связью содержит буферный накопитель 1, распределитель 2 считывания, блок 3 ключей, датчик 4 комбинации Покой, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11 элементы ИЛИ, формирователь 12 задержки передачи комбинации Покой,, формирователь 13 временного интервала, повтори тель 14, счетчик 15 импульсов, преобразователь 16 последовательного кода в параллельный, первый триггер 17, второй триггер 18, третий триггер 19, первый элемент И 20, второй элемент .И 21, дешифратор 22, блок 23 кодирования, блок 24 сравнения, приемник 25 сигнала обратной связи.

Передающее устройство системы с ре шгиощей обратной связью работает сле- дуклцим образом,

В исходном положении счетчик 15 импульсов, формирователи 12 и 13,распределитель 2 и первый, второй, тре- тий триггеры 17-19 находятся в нулевом положении. Сигнал запуска, посту

пульсов 15, то сигнал с выхода его старшего разряда установит триггер

19в положение 1, в результате чего ФЗПКП 12 и ФВИ 13 установятся в нулевое положение, а с инверсно.го выхода триггера 19 на вход злемента И

20подается запрещающий сигнал. Цель достигается введением элементов ИЛИ 8-11, ФЗПКП 12, ФВИ 13, счетчика импульсов 15,, ППКП 16, триггеров 17 19, элемента И 21, дешифратора 22 и блока сравнения 24.

1 ил.

0

5

5

пающий на шину запуска , устанавливает третий триггер 19 в положение О, а также через шестой элемент ИЛИ 10 устанавливает первый триггер 17 в положение 1, и через пятый элемент ИЛИ 9,сбрасывая формирователь 13 в исходное состояние. При наличии информации сигнал с управляющего выхода буферного накопителя 1 через седьмой элемент ИЛИ 11 сбрасывает формирователь 12 в исходное состояние и запускает распределитель 2, который обеспечивает последовательное считывание информации из буферного накопителя 1 через блок 3, первый и второй элементы ИЛИ 5 и 6 в блок 23 с последующей передачей в канал связи. Одновременно эта информация записывается в повторитель 14. По окончании цикла передачи сигнал с выхода старшего разряда распределителя 2 через четвертый элемент ИЛИ 8 устанавливает первый триггер 17 в положение О, тем самым снимая сигнал сброса с формирователя 13. Сигнал соответствующего состояния формирователя 13 через дешифратор 22 устанавливает второй триггер 1В в положение 1, разрешая прохождение сигнала Подтверждение с выхода приемника 25 на вход преобразователя 16, с выхода которого принятый сигнал поступает на первые входы блока 24, на вторые входы которого поступает эталонньй сигнал обратной связи. При совпадении принятого сигнала обратной связи с эталонным блок 24 вырабатывает сигнал Совпадение, который сбрасывает счетчик 15 импульсов в исходное положение , а также через третий элемен ИЛИ 7 и шестой элемент ИЛИ 10 устанавливает соответственно второй триг гер 18 в положение О, а первый тригер 17 в положение 1. При этом на управляющий вход буферного накопителя 1 поступает очередной сигнал запроса информации, а на второй вход второго элемента И 21 - запрещающий сигнал. Если на выходе блока 24 не формируется сигнал Совпадение, то сигнал с выхода старшего разряда формирователя 13 поступает на управляю- щий вход повторителя 14, в результате чего записанная там информация через первый элемент И 20, -второй элемент ИЛИ 6 и блок 23 будет повторно передана в канал связи. Если чис- ло повторных передач одного и того же сообщения превысит заданный порог равный емкости счетчика 15 импульсов то сигнал с выхода старшего разряда счетчика 15 импульсов устанавливает третий триггер 19 в положение.1, в результате чего на формирователи 12 и 13 через соответственно седьмой и пятый элементы ИЛИ 11 и 9 подаются, сигналы Установки формирователей в нулевое положение, а с инверсного, выхода третьего триггера 19 на вход первого элемента И 20 подается запрещающий сигнал.

При отсутствии в исходном состоянии очередной информации в буферном накопителе 1 сигнал с выхода старшего разряда распределителя 2 через четвертый элемент ИЛИ 8 устайавлива- ет первый триггер 17 в нулевое положение. Сигнал с выхода старшего раз- ряда формирователя 12 запускает датчик 4, информация с которого поступает в канал связи. Формула изобретения

Передающее устройство системы с решающей обратной связью содержащее последовательно соединенные буферный накопитель, блок ключей, первый и второй элементы ИЛИ и блок кодирования, выход которого является выходом устройства, последовательно соединенные повторитель и первый элемент И, выход которого подключен к другому входу второго элемента ИЛИ, приемник сигналов обратной связи, вход которого является входом устройства, третий элемент ИЛИ, датчик комбинации Покой и распределитель считывания.

вход которого подключен к другому выходу буферного накопителя, а первый выход - к соответствующему входу блока ключей, выход, датчика комбинации Покой подключен, к соответствующему входу первого элемента ШШ, выход второго элемента ИЛИ подключен к одному из входов повторителя, отличающееся тем, что, с целью повьшения верности передачи путем снижения вероятности выпадения сообщения, в него введены последовательно соединенные четвертый элемент ИЛИ, первый триггер, пятый элемент ИЛИ, формирователь временного интервала, дешифратор, второй триггер,второй элемент И, преобразователь последовательного кода в параллельный и блок сравнения, шестой и седьмой элементы ИЛИ, последова тельно соединенные счетчик импульсов, третий триггер, прямой выход которого подк,шочен к объединенным второму входу пятого элемента ИЛИ и к первому входу седьмого элемента ИЛИ, второй вход которого подключен к входу распределителя считьшания, а выход - к входу фор- :мирователя задержки передачи комбинации Покой, выход которого подключен к объединенным входу датчика комбинации Покой и к первому входу четвертого элемента ШШ, второй вход которого подключен к второму выходу распределителя считывания, выход блока сравнения подключен к объединенным первым входам третьего элемента ИЛИ, счетчика импульсов, и шестой элемент ИЛИ, объединенные вторые входы шестого элемента ИЛИ и третьего триггера являются входом сигнала Запуск, выход шестого элемента ИЛИ через- первый триггер подключен к входу буфер-. ного накопителя, другой выход формирователя временного интервала подключен к объединенным вторым входам счетчика импульсов, повторителя и третьего элемента ШШ, выход которого подключен к другому входу второго триггера, инверсный выход третьего триггера подключен к другому входу первого элемента И, выход приемника сигнала обратной связи подключен к второму входу второй схемы И, другой вход блока сравнения является входом эталонного сигнала обратной связи,соответствующие входы формирователя задержки передачи комбинации Покой, счечика иформирователя временныхинтерва- лов являются входами тактовых импульсов

Изобретение относится к технике свя зи и Mv6. использовано в системах передачи дискретной информации с решающей обратной связью. Повьшается верность передачи путем снижения вероятности выпадения сообщения. Уст- во содержит буферный накопитель 1, распределитель считьшания 2, блок ключей 3, датчик комбинации Покой. 4, семь злементов ИЛИ 5,6,7,8,9,10 и (Л ел