Мультимикропрограммная управляющая система Советский патент 1986 года по МПК G06F11/26 

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требованиями к достоверности функционирования.

Цель изобретения - повышение достоверности работы мультимикропрог- раммной управляющей системы путем . использования структурной и временной избыточности, обусловленной наличием копий всех микропрограмм нижнего уровня и Простоями запоминающего устройства микропрограмм, для организации контроля записи и считывания микрокоманд в блоках микропрограммного управления. нмж«епо -уров.ня..

Сущность изобретения заключается в повышении достоверности работы мультипрограммной управляющей еистеI

мы и оперативности поиска и блокировки работы отказавшего блока микропрограммного управления нижнего уровня путем обеспечения параллельного считывания микрокоманд, вьтолняемой определенным блоком микропрограммного управления нижнего уровня микропрограммы, и эталонных микрокоманд, хранящихся в запоминающем устройстве микропрограмм (ЗУ), и их сравнение в режимах простоя ЗУ среднего уровня

Контроль системы осуществляется при работе одного рли нескольких блоков микропрограммного управления нижнего уровня и отсутствии пере11ачи информации между ЗУ микропрограмм и одним из блоков микропрограммного управления нижнего уровня (микропрограммным устройством управления).

При обнаружений искаженной микрокоманды работа соответствуюи его блока микропрограммного управления нижнего уровня блокируется и искаженная информация на соответствующий объект управления не подается.

На фиг. 1 и 2 представлена функци нальная схема мультимикропрогра-ммной управляющей системы; на фиг. 3 - функциональная схема определенного блока микропрограммного управления нижнего уровня; на фиг. 4 - функциональная схема блока формирования адреса; на фиг. 5 - функциональная схема блока синхронизации; на фиг, 6 - временная диаграмма работы среднего уровня системы; на фиг. 7 - форматы

412А4 . . .

микрокоманд, хранящихся в ПЗУ микрокоманд, ПЗУ микропрограмм и в блок „к микропрогра-ммного управления -нижнего уровня;на фиг. 8- алгоритм работы

5 системы; на фиг. -9 - временная диаграмма работы отдельных элементов , системы.

Система содержит ПЗУ 1 микрокоманд, ПЗУ 2 микропрограмм, блоки 3,1 - 3.К

О MHKponporpaMMiiorp управления, блок 4 формирования адреса микрокоманд, блок 5 синхронизации, первый регистр 6 адреса, регистр 7 микрокоманд с полем 7. адреса, полем 7.2 кода ло5 гических условий, операционным полем 7.3 и полем 7.4 метки, второй регистр 8 адреса, буферные регистры 9.1 - 9.К начальных адресов микропрограмм, ре- гистр 10 управления записью микро0 программ, регистр 11 управления считыванием микропрограмм, регистр .12 блокировки, регистр 13 контроля, второй 14 и первый 15 счетчики, триггер 16, мультиплексор 17, сумматор 18

5 адреса, дешифратор 19, дешифратор 20 микроопераций, узел 21 сравнения, коммутаторы 22 - 24, группы 25 - 28

элементов И, группу 29 элементов ИЛИ, I . группу 30.1 - 30.К элементов И, эле0 менты И 3 и 32, элементы или 33 - 35 элемент ИПИ-НЕ 36, элемент НЕ. 37 и одновибратор 38, вход 39 кода операции системы, вход 40 пуска cиcтe iы, вход 41 кода логических условий выс5 шего уровня, входы 42.1 - 42.К логических условий нижнего уровня, вьгхо- ды 43 микроопераций высшего уровня, выходы 44. - 44.К микроопераций нижнего уровня, выход 45 сигнала ошибки

0 блоков микропрограммного управления, выход 46 микрооперации Конец операции выходов коммутатора 24, выходы 47.1 - 47.К блоков микропрограммного управления нижнего уровня, вы5 ход 48 конца операции высшего уровня, выходы 49.1 - 49.К, 50.1.- 50.К и 51.1 - 51 .К си налов меток записи 1ап ап меток запуска ( М,„ ), меток блокировки ( - М. )

0 выходов группы 26 элементов И соот- ветственнОу един1 чные выходы 5 J. 1 - 52,К и 53.1 - 53.К триггеров регистра 10 управления записью микропрограмм и регистра 11 управления считы5 ванием MiiKponporpaMM соответственно, выходы 54.1 - 54.К группы 30.1 - 30.К элементов И, выходы 55. 1 - 55. К микрооперации Конец операции выходов

31

47.1 - 47.К блоков 3.1 - З.К микропрограммного управления, выходы 56.1 56,К сигналов ошибки блоков 3.1 - З. микропрограммного управления, выходы 57 - 62 блока 5 синхронизации, выход 63 группы 26 элементов И и выход 64 коммутатора 24. ПЗУ 2 МП имеет выход 65.

Блок З.М (фиг. 3) микропрограм- .много управления (МПУ) нижнего уров- ня .содержит оперативное запоминающее устройство 66.М .микрокоманд (ОЗУМК), регистр 67.М адреса, счетчик 68.М микрокоманд, мультиплексор 69.М, коммутатор 70.М адреса, группу 71.М элементов И 72.М - 73.М, элемент ИЛИ 74.М и элемент 75.М задержки.

Блок 4 (фиг. 4) формирования адреса микрокоманд имеет коммутатор 4.1 адреса, элемент РШИ- 4.2, вход 4.3 ко- да адреса, вход 4.4 модифицируемого разряда и вход 4.5 сигнала управления коммутатором.

Блок 5 (фиг. 5) синхронизации содержит генератор 5.1 импульсов, триггер 5.2 пуска, первый 5.3, второй 5.4 и третий 5.5 элементы И, первый - третий выходы 5.6 - 5.8 последовательностей синхроимпульсов генератора 5.1 о ,, с д и Tj соответственно.

На фиг. 7 представлены форматы микрокоманд мультимнкропрограммной управляющей системы. Форматами А и В задаются микрокоманды ведущей микропрограммы. Идентификация форма- тов (А или в) осзтцествляется по зна- чению поля метки микрокоманды: в формате А последний разряд равен 1, в формате В - 0. Микрокоманды формата А содержат адресное поле- А , после логических условий (ЛУ), после микроопераций (МО) и поле метки (признак формата микрокоманды). Микрокоманды формата В содержат адресное поле (), поле логических условий (ЛУ), поле адреса первой микрокоманды микропрограммы, перезаписьшаемой из ПЗУ микрокоманд 2 (второго уровня) в блоки З.М микропрограммного управления нижнего уровня (А„р), К полей управления работой блоков 3.1- З.К нижнего уровня (М,„п , М,„ , М ) и поле метки.

Блокам МПУ,уровня адресуются три

типа меток: М - метка записи микропрограмм в З.М МПУ; метка запуска З.М блока МПУ нижнего

2444

уровня; - метка блокировки ведущей микропрограммы.

Микрокоманды формата С хранятся в ПЗУ 2 МП и содержат адресное поле А(, , поле микрокоманд, переписываемых из ПЗУ 2 МП в блоки З.М МПУ, а также метку конца микропрограммы.

Микрокоманды формата D формируются в блоке, З..М МПУ нижнего уровня, который содержит (рис. 7) адресное поле (А(.), поле ЛУ, поле МО и метку конца микропрограммы.

Мультипрограммная управляющая система (фиг. 1 и 2) имеет три уровн управления. Внещний уровень предназначен для реализации ведущей микропрограммы. К средствам высшего уровня относится ПЗУ 1 МК, блок 4 формирования адреса микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд, мультиплексор 17 и дещифратор 20 микроопераций. ПЗУ 1 МК предназначено для хранения микрокоманд веду-, щей микропрограммы.

Блок 4 формирования адреса микрокоманд (фиг. 4) формирует исполнителный адрес очередной микрокоманды. На вход 39 блока формирования адреса поступает код операций, который задает адрес первой микрокоманды ведущей микропрограммы. Код операции, а также адрес следующей микрокоманды проходят через коммутатор 4.1. Эле- ,мент ИЛИ- 4.2 модифицирует разряд адреса следующей никрокоматщы в соответствии со значением проверяемого логического услоБия.

Первый регистр 6 адреса предназначен для записи сформированного адреса по переднему фронту синхроимпульса первой последовательности (,)

Регистр 7 микрокоманд служит для записи считанной из ПЗУ 1 МК микрокоманды.

Блок 20-дешифраторов микроопераций формирует управляющие сигналы в соответствии с входными кодами микроопераций. Число дешифраторов в блоке 20 равно числу полей несовместимых микроопераций. Входы каждого дешифратора подключены к выходам соответствующего поля несовместимых микроопераций выходов группы 25 элементов И.

Средний уровень управления предназначен для бесповоротного хранения всех микропрограмм управления пар.ал- лельными операционными устройствами,.

которое реализуется на нижнем уровне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки З.М микропрограм- много управления (фиг. 3). К средствам среднего уровня относятся группа 2-9 элементов. ИЛИ, регистр 8 адреса и ПЗУ 2 МП.

Нижний уровень управления служит для реализации параллельного управления однотипными операционными устройствами. К средствам нижнего уровня относятся блоки 3.1 - З.К МПУ.

Средства управления и синхрониза- ции системы предназначены для синхронной работы всех ее узлов и для организации правильности функционирования всей системы в целом. К средствам управления и синхронизации относятся блок 5 синхронизации, регистр 10 упратзления записью микропрограмм верхнего уровня в блоки З.М МПУ нижнего уровня, регистр 11 управ ления считыванием микрокоманд из бло ков 3.1 - З.К. МПУ нижнего уровня, регистр 12 блокировки ведущей микропрограммы и элемент ИПЙ-НЕ 36.

БЛОК синхронизации (фиг. 5) обеспечивает синхронность работы всех узлов и блоков системы. Генератор 5. .импульсов формирует импульсы первой, второй и третьей последовательное- тей - синхроимпульсов Z , Z и ь .

Триггер 5.2 пуска обеспечивает включение генератора 5.1 синхроимпульсов. В исходном состоянии триг- гер 5.2 находится в нулевом состоянии, на заправляющий вход генератора 5.1 подается нулевой сигнал и ге- нератор не функционирует. При поступлении сигнала пуска на вход 40 системы триггера 5..2 переходит в единичное состояние, тем самым включается генератор 5.1. Элементы И 5.3 - 5.5 зшравляют выдачей синхроимпульсов Т,

и Tj, различным узлам и блокам мульти микропрограммной управляющей системы в зависимости от режимов ее работы. Блоки З.М МПУ работают в двух режимах: в режиме записи микропрог- рамм из ПЗУ 2 МП и в режиме реализации параллельных микропрограмм.

Режим записи микропрограммы.

В режиме записи управляющими сиг- налами для блока З.М МПУ являются вторая последовательность импуль- . сов lij с выхода 5.8 генератора 5.1

и сигнал записи, поступающий с выхс - дов 52.М регистра 10 на управляющие входы коммутатора 70.М и злемента И 72.М.

Счетчик 68.М служит для задания адресов, по которым записьшаются миж рокоманды. В исходном состоянии счетчик 68„М находится в нулевом состоянии. С приходом синхроимпульса и сигнала записи, импульсы с выхода злемента И 72.М поступают на вход счетчка 68.М и на вход записи ОЗУМК 66.М. Запись первой микрокоманды в ОЗУЖ 66.М осуществляется по нудевому адресу. С выхода счетчика 68.М через коммутатор 70.М при записи поступают адреса, по которым производится запись М5якрокоманд в ОЗУЖ 66.М. С приходом каждой новой микрокоманды содержимое счетчика 68.М увеличивается на единицу. После прихода на нулевой вход счетчика 68.М метки конца цикла записи происходит его обнуление и прекращается подача импульсов записи на ОЗУ МК 66.М.

Режим реализации микропрограм 1ы.

В режиме реализации микропрограмм блок 3 .М МПУ работает а налогично средствам высшего уровня при реализации ведущей микропрограммы. Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает с соответствующего выхода 53.М регистра 11. После прихода этого сигнала по нулевому адресу, записанному в регистре 67.М из ОЗУ МК 66.М считывается первая микрокоманда формата D (см. фиг. 7). Считьшание происходит по переднему фронту импульса с выхода элемента И 73.М, который подается на вход считывания ОЗУ МК 66.М. Этим же импульсом, задержанным элементом за- д ержки 75 .М, происходит управление запис7зю адреса следукяцей микрокоманда в регистр 67 .-М адреса.

Средства контроля работы мульти- микропрограммной системы обеспечивают периодический контроль работоспособности блоков 3.1 - З.К l-niy нижнего уровня в режиме считывания из них микрокоманд.

К средствам контроля относятся буферные регистры 9.1 - 9.К начальных адресов, регистр 13 контроля блоков 3.1 - З.К МПУ нижнего уровня, узел 21 сравнения, второй кйммутатор 22 (коммутатор адреса), третий коммутатор 23 (коммутатор начальных адресов), первый коммутатор 24 (коммутатор выходов блоков 3.i - З.К МПУ 5 нижнего уровня), второй 14 и первый 15 счетчики, триггер 16, суммат;ор 18, дешифратор 19, группа 28 элементов И, группа 30.1 - 30.К элементов И, элементы И 31 и 32, элементы ИЛИ 33 - 0 35, элемент НЕ 37 и одновибратор 38.

Буферные регистры 9.1 - 9.К обеспечивают хранение первых микрокоманд микропрограмм, реализуемых блоками 3.1 - З.К МПУ. Регистр 13 15 служит для запоминания информации о состоянии каждого блока З.М МПУ нижнего уровня. Счетчик 14 участвует в организации выбора блока З.М МПУ для контроля. Эту же функцию выполняют 20 элементы И группы 30.1 - 30.К элементов И, элемент ИЛИ-НЕ 36 и дешиф-. ратор 19.

Счетчик 15 задает время контроля (в исходном состоянии в нем записан нулевой код),

Время контроля каждого блока МПУ определяется -частотой следования синхроимпульсов , и кодом переполнения счетчика 15. При достижении со- .30 держимым счетчика 1.5 этого кода на его выходе появляется сигнал перепол--- нения..

При этом контроль блока З.М МПУ 35 прекращается и осуществляется переход к. контролю блока 3.(М+1) МПУ..

Триггер 16 служит для управления работой счетчиков 14 и 15. Элементы ИЛИ 33, ИЖ-НЕ 37 и одновибратор 40 38 обеспечивают переключение триггера 16.

Коммутатор 22 служит для коммутации в зависимости от режима работы элементов среднего уровня адресов 45 микрокоманд, считываемых из ПЗУ 2 МП.

Коммутатор 23 обеспечивает коммутацию адресов первых микрокоманд микропрограмм, считываемых из блоков 3.1 - З.К МПУ, на второй вход сум- 50 матора-18.

Коммутатор 24 обеспечивает коммутацию выходов блоков 3.1 - З.К МПУ на первый информационный вход узла 21 срав нения.55

Мультимикропрограммная управляющая система раб.отает в следующих реимах:

-режим реализации ведущей микропрограммы (режим 1);

режим одновременной реализации ведущей микропрограммы и записи микропрограмм из ПЗУ 2 МП в блоки МПУ нижнего уровня (режим 2);

-режим одновременной реализации ведущей микропрограммы и работы блоков МПУ нижнего уровня (режим 3);

-режим одновременной реализации ведущей микропрограммы, записи микропрограмм в блоки МПУ нижнего уровня

и работы блоков МПУ нижнего уровня (режим :);

-режим одновременной блокировки ведущей микропрограммы и работы блоков 3.1 - З.К МПУ (режим 5).

Мультипрограммная управляющая система с контролем в указанных режимах функционирует следующим образом.

Режим 1.

В .исходном состоянии все триггеры регистры и счетчики, кроме триггеров в регистре 7 и триггера 16, обнулены На выходе 43.1 блока дещифратора 20 присутствует единичный сигнал Конец работы. В блоке ПЗУ 1 МК записаны микрокоманды ведущей микропрограммы, в блоке ПЗУ 2 МП записаны микропрограммы для блоков 3.1 - З.К МБУ. С подачей сигнала Пуск на вход 40 системы в блоке синхронизации в ключает- ся генератор 5.1, формирующий последовательности синхроимпульсов о , Т и . Счетчик 14 начинает считать синхроимпульсы з . Код операции, задающий начальный адрес ведущей микропрограммы, поступает с входа 39 на блок 4 формирования адреса, сигналы логических условий - с входа 41 на. мультиплексор 17.

По первому синхроимпульсу , ,, поступающему с выхода 57 блока 5 синхронизации на вход синхронизации регистра 6 адреса, происходит запись в него адреса первой микрокоманды микропрограммы. По синхроимпульсу Z с выхода 61 блока 5 синхронизации происходит считьшание из блока ПЗУ 1 МК первой микрокоманды ведущей микропрограммы. В данном режиме функционирования из ПЗУ 1 МК считываются микрокоманды формата А (фиг. 7). При этом в ре-/ гистр 7 микрокоманд записьшаются: в поле 7.1 код адреса следующей микрокоманды; в поле 7.2 код проверяемого логического условия, в поле 7.3 oneрационная часть микрокоманды; в поле 7.4 единица. Код адреса следующей микрокоманды с регистра 7 поступает на блок 4. Код проверяемого логтшс- кого условия с регистра 7 поступает на-адресный вход мультиплексора 17, который выделяет значение проверяемого логического условия. Выбранный сигнал логического условия с выхода мультиплексора 17 поступает на .блок формирования адреса. С выхода 48 Конец операции группы 25 элементов И на -блок 4 (фиг. 4) подается нулевой сигнал. Адрес следующей мик- рокоманды с блока 4 формирования адреса подается на информационный вход регистра 6 и записывается в нем по переднему фронту синхроимпульса , . Операционная часть микрокоманды с регистра 7 через группу 25 элементов И подступает на вход блока 20 дешифраторов микроопераций. С выходов блока 20 микрооперации поступают через выход 43 системы на операцион- ные устройства. Далее функционирование сист емы по реализации микрокоман формата А аналогично описанному алго pfrt-My. При появлении на выходе 48. единичного значения управляющего сиг нала Конец операции система начинает работать по новому коду операции. Работа системы прекращается при появлении единичного сигнала на входе 43.1 Конец работы блока 20. По этому сигналу происходит обнуление триггера 5.2 в блоке 5 синхронизации и прекращается выдача синхроимпульсов Т, , Г и С, генератором 5.1.

Режим 2.

Работа мультимикропрограммной управляющей системы в данном режиме начинается с момента считывания из блока ПЗУ 1 МК микрокоманды формата В (см. фиг. 7) . Микрокоманда в этом случае содержит код адреса следуницей микрокоманды, код проверяемого логического условия, начальный адрес А д микропрограммы, предназначенной для записи в блоки З.М МПУ, сигнал метки М и сигнал в разряде признака формата микрокоманд. Ё.сли з апись должна производиться в несколько блоков З.М МПУ, то сигналы меток Mjpf, находятсг я в поле, от- веденном для каждого блока З.М МПУ.

Когда микрокоманда данного формата по переднему фронту синхрримпуль-

са 2 запишется в регистр 7, происходит следующее: открывается группа 26 элементов И и начальный адрес Aj микропрограммы через группу 29 элементов ИЛИ поступает на информационный вход регистра 8 и на информационные входы .буферных регистров 9. - 9.К, метки записи в- 10.М триггер регистра с выхода 49.М группы 26 элементов И и переводят триггеры 10. регистра 10 в единичное состояние. Единичные сигналы с выходов 49.М также поступают на входб синхронизации буферных регистров 9.М и разрешают запись адреса первых микрокоманд микрокоманды в эти регистры по заднему фронту импульса Т, . По переднему фронту синхроимпульса о происходит запись А ц.д в регистр 8, Единичный сигна.л с выхода элемента ИЛИ 34 коммутирует выход регистра 8 с входом ПЗУ 2 МП.

По первому фронту синхроимпульса через группу 28 элементов И происходит считывание из ПЗУ 2 МП и запись в блоки 66.М ОЗУ МК первой мик- рокоманды записываемой микропрограммы формата С (фиг. 7). С выхода поля 2.2 блока ПЗУ 2 МП адрес следующей микрокоманд1з1 подается через группу 29 элементов ИЛИ на информационный вход регистра 8. По этому же фронту адрес следующей микрокоманды с выхода блока 4 формирования адреса записывается в регистр 6. Далее работа узлов верхнего уровня аналогична работе в режиме 1. По переднему фронту синхроимпульса происходит запись в блок 66.М ОЗУ МК новлй микрокоманды. Далее работа узлов и блоков среднего и нижнего уровней аналогична описанной и продолжается до тех пор, пока на выходе 65 блока ПЗУ 2 МП не появляется единичный сигнал Конец записи. По этому сигналу происходит обнуление счетчика 68.М в блоке З.М МПУ,.а также триггеров 10.М в регистре 10. ,

Режим 3. . .

Данный режим начинается после того, как окончена запись микропрограм в блоки 3.1 - З.К МПУ и на входе 50. группы элементов 26 И появляется единичный сигнал метки М,, . Сигнал с выхода 50.М группы 26 элементов И устанавливает в едини чное состояние триггеры 11.М регистра П. Единичный

сигнал с выходов этих триггеров поступает на управляющие входы коммутатора 70.М блока З.М МТТУ и на управляющий Bxdfl элемента 73.М, разрешая тем самым прохождение адресов микрокоманд с выхода регистра 67.М на адресный вход и синхроимпульсов 2 на вход считывания блока ОЗУ МК 66.М На выход группы 71,М элементов И при этом поступают микрокоманды формата D (фиг. 7). Код проверяемого логического условия с выхода 78.М ОЗУ МК 66.М поступает на вход мультиплексора 69,М, на информационный вхо которого поступают сигналы логических условий с входа 42.М системы. Сигнал с выхода мультиплексора 69.М поступает на вход элемента ИЛИ 74.М, на котором происходит модификация адреса следующей микрокоманды. Про- модифицированный адрес записывается по переднему фронту задержанного синхроимпульса Тг в-регистр 67.М. Далее работа блока. З.М МПУ продол- жается аналогично описанному до появления на выходе 55.М блока З.М МПУ сигнала Конец операции.

Контроль блоков МПУ в этом режи- ме заключается в следующем.

В момент переключения триггеров 11.М регистра 11 в единичйое состояние начинается поиск контролируемого блока 3.1 - З.К МПУ.

Сигналом окончания поиска контролируемого блока 3.1 - З.К является появление единичного сигнала на одном из выходов 54.1 - 54.К. При этом на элементе ИЛИ 35 появляется еди- ничный сигнал и возбуждается одно- вибратор 38. Сигнал с выхода одно- вибратора 38 устанавливает в нулевое состояние триггер 16. В счетчике 14 при этом записывается код но- мера проверяемого блока З.М МПУ, а счетчик 15 начинает считать количество синхроимпульсов Г Кроме того, единичный сигнал с выхода 54.М элементов И 30.1 - 30.К разрешает про- хождение кода первой микрокоманды микропрограммы, формируемой блоком З.М МПУ, от регистра 9.М на второй вход сумматора 18. На первый вход сумматора 18 поступает с выхода 64 блока З.М МПУ адрес следующей микрокоманды. Сумматор 18 определяет адрес микрокоманды в блоке ПЗУ 2 МП,

;

который с выхода через коммутатор 2 поступает на вход блока ПЗУ 2 МП. Микрокоманды, считываемые из ПЗУ 2 М и блоков 66.М ОЗУ, сравниваются на узле 21 сравнения. При неравенстве кодов микрокоманд на выходе узла 21 сравнения появляется единичный сигнал. Этот сигнал поступает на выход 45 и, воздействуя на входы син- хронизации, переводит в единичное состояние триггер 13.М регистра 13, Сигнал с выхода 56.М триггера 13,М регистра 13 подается на управляющий вход блока 71 .М элементов И и блокирует выдачу операционных частей микрокоманд на выход отказавщего блока З.М МПУ.. Если сигнал ошибки не появляется, то выбранный для контроля блок З.М МПУ контролируется в течение времени контроля , определяемого кодом переполнения счетчика 15 Сигнал с выхода переполнения счетчика 15. перево дит триггер 16 в единичное состояние. Переключившись в единичное состояние, триггер 16 разрешает прохождение через элемент 31 И синхроимпульсов tj с выхода 62 блока 5 синхронизации на счетный вход счетчика 14, устанавливает в нулевое состояние счетчик 15 и запрещает прохождение синхроимпульсов oj. через элемент И 32 на вход счетчика 15.

Далее работа системы продолжается аналогично описанному. После появления на выходе 46 выходов 64 коммутатора 24 единичного сигнала Конец операции М-го блока МПУ триггер 11,М регистра 11 устанавливается в нулевое состояние, триггер 16 переходит в единичное состояние и начинается поиск нового блока 3.1 - З.К МПУ для контроля.

Режим 4.

: Данный режим является частным случаем предыдущего режима. Пусть система работает в режиме 3. Началом режима 4 является появление единичного сигнала на одном из выходов 49.1 - 49.К группы 26 элементов И При этом происходит следующее. Соответствующий тригге р 10.М регистра 10 переходит в единичное состояние, на выходе элемента ИЛИ 34 появляется единичный сигнал, на всех выходах элементов 54.1 - 54.К устанавливается О, Это приводит к записи микропрограмм в блоки №У .нижнего уровня аналогично описанному алгоритму. Появление на выходе элемента ИЛИ 35 нулевого сигнала вызьгоает установку триггера 16 в единичное состояние. Счетчик 14 начинает считат ь посту- пающ1-1е на счетный вход син хроимпуль- сы IT , счетчик 15 устанавливается ,в О. При этом прекращается контроль блоков 3.1 З.К ШУ. Работа блоков 3,1 - З.К МПУ не изменяется..Концом работы в данном режиме является появление на выходе 65 единичного сигнала Конец записи. По этому сигналу триггеры 10.1 - 10.К регистра 10 устанавливаются в нулевое состояние. Если продолжается к этому времени работа хотя бы одного блока 3.1 - З.К МПУ, то на выходе элемента ИЛИ 35 появляется единичный сигнал и система переходит в режим 3.

Режим 5.

В- данный режим работы система пе - реходит при работе в режиме 3 или 4. Пусть система функционирует в режиме 4 о Система переходит в режим 5 пр .появлении на выходе элементов И группы элементов И 26 (51.М) единичного сигнала. В результате этого триггер 12.М регистра 12 переходит в единич- .ное состояние. На выходе элемен- то ШТИ-НЕ 36 появляется нулевой сигнал. Этот сигнал подается на вход запрета блока 5 синхронизации. При этом запрещается прохождение через элемент И 5.3-блока 5 синхронизации синхроимпульсов Т, на вход синхронизации регистра 6 адреса и разрешается прохождение синхроимпульсов Г, через элемент И 5.4 на нулевой вход регистра 7 микрокоманд. Работа узлов верхнего уровня сис:гемы блокируется. Работа блоков и узлов среднего и нижнего уровня не меняется. Концом рабо ты. в данном режиме является появлени .на соответствующем выходе 55.1 -, 5.К единичного сигнала Конец операции блока З.М МПУ. По этому сигналу происходит обнуление регистра 9.М, обнуление триггера 12.М регистра 12. После обнуления триггера 12.М на выходе элемента ИЛИ-НЕ 36 появится единичный сигнал. Этот сигнал подается через вход запрета блока 5 синхронизации на управ:|яющие входы элементов И 5.3 и 5.4 разрешая прохождение синхроимпульсов с, на вход синхрони0

5

0

5

0

5

0

5

0

5

зации регистра 6 и запрещая пpoxoж ;;- ние синхроимпульсов S , на нулевой вход регистр а 7.

По переднему фронту синхроимпульса Tj в регистр 7 записывается считанная из блока ПЗУ 1 МК микрокоманда, а по переднему фронту синхроимпульса i в регистр 6 запишется модифицированный адрес следующей микрокоманды. Далее работа системы продолжается по режиму 4.

Концом работы мультимикропрограм- мной управляющей системы является появле;ние на выходе 43.1 блока 20 дешифратора единичного сигнала - Конец работы. По этому сигналу проис- . ходит обнуление триггера 5.2 в блоке 5 синхронизации. Нулевой сигнал с вы сод а триггера 5.2 запрещает выдачу синхроимпульсов 5 ,, с и генератором 5.1, и работа мультимикро- программной управляющей системы прекращается .

Формула изобретения

1. Мультимикропрограммная управляющая система,, содержащая блок формирования адреса микро команд, два регистра адреса, постоянное запоминающее устройство микрокоманд, регистр микрокоманд, мультиплексор, дешифратор .микроопераций постоянное запом1 нающее устройство микропрограмм, регистр управления записью микропрограмм, регистр управления считыванием микропрограмм, блок синхро- . низации, регистр блокировки, группу блоков микропрограммного управления, две группы элементов И, группу элементов Щ1И, элемент ИЛИ-НЕ, причем первый информационный вход блока формирования адреса микрокоманд является входом кода операции системы, группа выходов дешифратора микроопераций образует выход микроопераций высшего уровня системы, информа- ционШ)й вход мультиплексора является входом кода логических условий высшего уровня системы, первые входы команды .блоков микропрограммного управления группы образуют группу входов кодов логических условий нижнего уровня системы, выходы микроопераций блоков микропрограммного управления группы образуют группу выходов микроопераций нижнего уровня.системы, запускаю- щий вход блока синхронизации является входом п.ска системы, при этом выход блока формирования адреса микрокоманд соединен с информационным вхо дом первого регистра адреса, выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, выход которого соединен с первым и вторым информационными входами регистра микрокоманд, группа адресных выходов которого соединена с вторым информационным входом блока формирования адреса микрокоманд, первый вход конца операции высшего уров ня которого соединен с- выходом соответствующего элемента И первой груп- пы, группа выходов которой соединена с группой входов дешифратора микроопераций, выход микрооперации конца работы которого соединен с входом останова блока синхронизации, вход запрета которого соединен с выходом элемента Ш1И-НЕ, входы которого .соединены с выходами регистра блокиров- ки, нулевые входы которого соединены с нулевыми входами регистра управления считыванием микропрограмм и с вы- хюдами конца операции соответствующих блоков микропрограммного управления группы, первые входы логических условий которых соединены с в ыходом-- конца записи постоянного запоминающего устройства микропрограмм и нулевыми входами регистра управления за- писью микропрограмм, выходы которого соединены с вторыми входами логических условий соответствующих блоков микропрограммного управления группы, третьи входы логических условий ко- торы х соединены с соответствующими выходами регистра управления считыванием микропрограмм, группа выходов кода логических условий регистра микрокоманд соединена с адресным входом мультиплексора, выход которого соединен с. вторым управляющим входом блока формирования адреса микрокоманд, группа выходов микроопераций регистра микрокоманд соединена с соответствующими первыми входами элементов И первой и второй групп, выходы которых соединены с первыми входами элементов ИЛИ группы, причем выходы элементов И второй группы соединены со- от-ветственно с установочными входами регистра управления записью микропрограмм, регистра управления считы

510 1520 25 зо 35 д ., с

0

ванием микропрограмм и регистра блокировок, выход метки регистра микро- команд соединен с вторыми входами элементов И первой и второй- групп, выходы элементов ШШ группы соединены с информационным входом второго регистра адреса микрокоманд, группа адресных выходов постоянного запоминающего устройства микропрограмм соединена с вторыми входами элементов ИЛИ группы, первый выход блока синхронизации соединен с синхровхо- дом первого регистра адреса, второй - .с нулевым входом регистра микрокоманд, третий - с синхровходом второго регистра адреса, четвертый - с четвертыми входами логических условий блоков микропрограммного управления группы, пятый - ,с первым и вторым синхровходами регистра микрокоманд, отличающаяся тем, что, с целью повышения достоверности работы, в нее введены узел сравнения, три коммутатора, группа буферных регистров начальных адресов микропрограмм, сумматор адреса, регистр контроля, триггер, три группы элементов И, два счетчика, дешифратор, два та И, три элемента ИЛИ, элемент НЕ, одновибратор, причем выход Неравно узла сравнения соединен с синхровходами регистра контроля и является входом сигнала ошибки

J

высшего уровня системы, выходы реги- .

стра контроля соединены.с соответствующими пятыми входами логических условий блоков микропрограммного управления и образуют группу выходов сигнала ошибки нижнего уровня системы, при этом нулевые входы буферных регистров начальных адресов микропрогра -5м группы соединены с выхода- ьт конца операции соответствуюш 1х блоков микропрограммного управления группы, выходы М1 кроопераций которых соединены с соответствующими информационными входами первого коммутатора, выход которого соединен с первыми информационными входами сумматора адреса и узла сравнения, второй информационный вход которого сое- динен с выходами элементов И третьей группы, первые входы которых соединены с соответствующими первыми входами элементов И четвертой группы и вь хЬдом. микроопераций постоянного

запоминающего устройства микропрограмм, адресный вход которэго соединен с выходом второго коммутатора, первый информационный вход которого соединен с выходом второго регистра адреса, второй -информационный вход второго коммутатора соединен с выходом сумматора адреса, второй ин- формационда1Й вход которого соединен с выходом третьего коммутатора, информационные входы которого соединены с соответствующими выходами буферных регистров начальных адресов микропрограмм группы, информационные входы которых соединены с Выходами элементов ИЛИ группы, выход разряда конца операции первого коммутатора соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера, единичный выход триггера соединен с первым входом первого элемента И и нулевым входом первого счетчика, выход переполнения которого соединен с вторым входом -первого элемента ИЛИ, третий вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом второго элемента ЮТИ, разрешающим входом узла сравнения и входом одновибратора, выход которого соединен с нулевым входом триггера, нулевой выход которого соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, второй вход второго элемента И соединен с четвертым выходом блока синхронизации, шестой выход которого соединен с вторым входом первого элемента И, выход которого соединен со счетным входом второго счетчика, выходы которого соединены с входами дешифратора, выходы которого соединены с первыми входами элементов И пятой группы, выходы которых соединены с соответствующими управляющими входами первого коммутатора, установочными входами, регистра контроля, входами второго элемента ИЛИ и управляющими входами третьего коммутатора, установочные входы регистра управления записью микропрограмм соединены с соответствующими синхровходами буферных регистров начальнь Х адресов микропрограмм группы, вторые входы команды блоков микропрограммного управления группы соединены с выходами элементов И четвертой группы, вторые входы

которых соединены с вторыми входам ; элементов И третьей группы, первыми

и вторым - управляющими входами второ- го кoм ryтaтopa., третьими входами элементов И пятой группы и выходом третьего элемента ИЛИ, входы которого соединены с выходами регистра управления записью микропрограмм, вы ходы регистра управления считыванием микропрограмм соединены с третьими входами элементов И пятой группы.

ts

20

0

2. Система по п. 1, о т л и -

чающаяся тем, что блок микропрограммного управления содержит., оперативное запоминающее устройство, коммутатор, регистр, счетчик, мультиплексор, два элемента И, элемент ИЛИ, элемент задержки и группу элементов И, причем информационные входы 1 гультиплексора и оперативного запоминающего устройства являются первым и вторым входами команды блока соответственно р выходы элементов И группы являются вьгеодами микроопераций блока,, нулевой вход счетчика является первым входом логических условий блока., первый вход первого элемента И соединен с первым управляющим входом коммутатора и является вторым входом логичесвмх условий блока, первый вход второго элемента И соединен с вторым .и Третьим управляющими

5 входами коммутатора и является третьим входом логических условий блока, вход элемента задержки соединен с вторыми входами первого и второго элементов И и является четвертью вхо- дом логических условий блока, первые входы элементов И группы образуют пятьш вход логических условий блока, при этом в блоке микропрограммного управления группа информационных выходов оперативного запоминающего устройства соединена с соответствующими вторыми, входами элементо,в И группы, причем группа выходов разрядов логических условий оперативного запо минаюш,его устройства- соединена с адресным входом мультиплексора, немоди-. фицируемые разряды адресного да оперативного запоминающего устройства соединены с группой входов не. модифицированных разрядов регистра, модифицируемый разряд адресного выхода оперативного запоминающего устройства соединен с первым входом элемента ИЛИ, выход которого соединен с группой входов модифицируемьтх разрядов регистра, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с адресным входом оперативного запоминающего устройства, вход записи которого соединен с выходом первого элемента И, счетным входом счетчика и нулевым входом регистра, син- хровход которого соединен с выходом элемента задержки, вход считьшания. оперативного запоминающего устройства соединен с выходом второго элемента И, выход мультиплексора соеди- ,нен с вторым входом элемента ИЛИ.

Изобретение относится к. области автоматики и цифровой вычислительной техники и может быть использовано в качестве управляющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требованиями к достоверности информации. Целью изобретения является повышение достоверности работы мультимикропрог- раммной управляющей системы. Система содержит ПЗУ микрокоманд, ПЗУ микропрограмм, блоки микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, регистр микрокоманд, два регистра адреса, буферные регистры начальных адресов микропрограмм, регистр управления записью микропрограмм, регистр управления считьшанием микропрограмм, регистр блокировки, регистр контроля, два счетчика, триггер, мультиплексор, сумматор адреса, дешифратор, дешифратор микроопераций, узел сравнения, коммутаторы, группу элементов И, группу элементов ИЛИ, элементы И, элементы ИЛИ, элемент , элемент НЕ, одновибратор. 1 з.п. ф- лы, 9 ил. с о сл ГС 4ib 4;

f1

Фиг. 2

ti2.f

SO

7iM

. 7

nlSit a w.7gw

gw

3anfim у бдяК5Г - «ci T T ;::

fffiA i pg W yff /XwST)

ZffWur/WMn ftgj / tfiiHujeuuu/