Микропрограммное устройство управления с контролем Советский патент 1985 года по МПК G06F9/22 G06F11/30 

признака автономной микропрограммы регистра микрокоманд соединен с Ьервым информационным входом коммутатора управления счетчиком, с управляющим входом каждого i-ro блока элементов И и с первым управляющим входом каждого i-го коммутатора записи, выход вьщачи результата регистра микрокоманд соединен с вто рым информационным входом коммутатора управления счетчиком и вторьм управляющим входом к кдого т-го коммутатора записи, выход режима обработки основной микропрограммы регистра микрокоманд соединен с единичным входом триггера режимов работы, с вторым управляющим входом блока формирования адреса микрокоманд, а также с первым входом элемета ИЛИ, выход режима обработки автономной микрокоманды регистра микрокоманд соединен с вторым входом элемента ИЛИ и с нулевым входом триггера режимов, работы, единичный выход которого соединен с первым, управляющим входом коммутатора управления счетчиком, нулевой выход триггера режимов работы соединен с вторым управляющим входом коммутатора управления счетчиком, выход которого соединен со счетным входом счетчика выборки, выход элемента ИЛИ соединен с Установочным входом счетчика выборки, выход которого соединен с входом дешифратора выборки, i-ft выход дешифратора выборки соединен с первым входом i-ro элемента И, первый выход генератора импульсов соединен с вторым входом каждого i-ro элемента И, выход которого соединен с первым и вторым входами синхронизации i-ro регистра,записи, первый выход которого соединен с информационным входом i-ro шинного формирователя, второй выход регистра записи соединен с информационным входом j-ro шинного формирователя, выход j-ro элемента И.соединен с прямыми управляющими входами i-ro и j-ro шинных формирователей, с инверсными управляющими входами -)-го и |U.-ro шинных формирователей, где -О (2N +1), 3N , а Hi (3N+1),AN: с входом ,{-го элемента задержки, выход которого соединен с первым и вторым установочными входами -го регистра записи, выходы М-го и ,j-го шинных формирователей соединены с шиной данных и с шиной адреса соответстве|1но, входы -го и -г6 шинных формирователей соединены с шиной данных и с Линой адреса cooTBeTCTBeHHOj выходы V-го и шинных формирователей соединены с первым и вторым входами j-ro элемента ИЛИ-НЕ соответственно, выход- N-ro элемента ИЛИ-НЕ соединен с вторым входом N-ro элемента И, выход N-го элемента ИЛИ-НЕ соединен с первым входом (2N +1)-го элемента И, второй вход которого соединен с вторым выходом генератора импульсов, N-й выход дешифратора опроса соединен с установочным входом счетчика опроса, входы заданий и результата операндов устройства являются первым и вторым информационными входами соответственно каждого г-го коммутатора записи, информационный вход (N+1)-ro блока элементов И соединен с шиной данных, выход (hf + l)-ro блока элементов И соединен с четвертым информационным входом блока формирования адреса микрокоманд, шина адреса соединена с входом элемента И и с входом дешифратора блока управления пуском, выходы дешифратора блока управления пуском соединены с пятым г1нформационным входом блока формирования адреса и с соответствующими входами первого элемента ИЛИ блока управления пуском, выход которого соединен с первым входом второго элемента ИЛИ, выход элемента И блока управления пуском соединен с управляющим входом (N+1)-ro блока элементов И и с вторым входом второго элемента ИЛИ блока управления пуском, выход которого соединен с единичным входом триггера управления, вход пуска устройства соединен с третьим входом второго элемента ИЛИ блока управления пуском, выходы наборного поля блока управления остановом соединены с первыми входами соответствующих схем сравнения, выход (N+1)-ro

блока элементов И соединен с вторыми входами схем сравнения блока управления остановом, выход каждой схемы сравнения соединен с соответствующим входом первого элемента ИЛИ блока управления остановом, выход первого элемента ИЛИ соединен с инверсным входом элемента И блока управления останова, вход останова

устройства соединен с первым входом

второго элемента ИЛИ блока управления остановом, выход элемента И блока управления пуском соединен с входом однсвибратора блока управления остановом, выход одновибратора соединен с прямым входом элемента И блока управления остановом, выход элемента И соединен с вторым

входом второго элемента ИЛИ блока управления остановом и является выходом ошибки устройства, выход микрооперации конца работы регистра микрокоманд соединен с третьим входом второго элемента ИЛИ блока управления остановом,выход которого соединен с нулевым входом триггера управления.

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрокоманд, регистров записи, где N - количество автономных микропрограмм, N элементов задержки,N коммутаторов записи, счетчик опроса дешифратор опроса, (N+1) блоков элементов И,

Изобретение относится к области цифровой вычислительной техники и может быть использовано при построе нии микропрограммных устройств управления распределенных вычислительных систем, проектируемых на од яотипных БИС. Известно микропрограммное устрой ство управления, содержащее арифметический блок, блоки памяти адресов и микроопераций, счетчик команд регистры, дешифратор, логические элементы И и ИЛИ tl. Недостатком известного устройства являются низкие функциональные возможности, обусловленные тем, что структура устройства не позволяет увеличивать объем реализуемых программ путем введения дополнитель ных однотипных устройств. Известно также микропрограммное устройство управления, содержащее арифметический блок, матрицу микро программ, счетчик команд, регистр адреса передачи управления, дешифра тор, регистр адреса возврата, элементы И и ИЛИ t2j. Недостаткомданного устройства является низкое быстродействие, обусловленное нерациональным использованием каждого микропрограммн го устройства управления, что приводит к большому времени простоя устройства и вычислительной системы в Целом. Наиболее близким к изобретению по технической сущности и достигае.мому положительному эффекту являетс микропрограммное устройство управления, содержащее арифметический блок, выход которого соединен с пер вым входом первого блока элементов выход которого соединен с адресным входом блока памяти адресов, первый выход которого соединен с .адресным .входом блока памяти микроопераций, выход которого соединен с входом арифметического блока и первыми входами второго и третьего блоков элементов И, выход второго блока элементов И через регистр адреса ,возврата соединен с вторым входом третьего блока элементов И, выход которого соединен с первым информационным входом счетчика команд, выход которого соединение вторым входом второго блока элементов И и с первыми входами группы блоков элементов И, вторые входы которых подключены к выходам дешифратора соответственно, выходы группы блоков элементов И являются информационными выходами устройства, вход дешифратора соединен с выходом регистра адреса передачи, управления, выходы дешифратора подключены к входам первого элемента 1ШИ, выход которого соединен с инверсным входом четвертого блока элементов И,прямой вход которого соединен с вторым выходом блока памяти адресов, а выход четвертогЬ блока элементов .И подключен к второму информационному входу счетчика команд, третий информационный вход которого соединён с выходом пятого блока элементов И, первый вход которого соединен с выходом первого элемента HlHi, второй вход - с выходом первого блока элементов ИЛИ,входы которого подключены к первым адресньм входам Устройства, выход второго блока элементов ИЛИ соединен с вторым входом первого блока элементов И, Первый вход второго блока элементов ИЛИ соединен с выходом счетчика команд, второй вход-- с вы ходом регистра автономных микропрограмм, установочный вход которого соединен с установочным входом регистра адреса передачи управления инверсным входом шестого блока элементов И и выходом второго элемента ИЖ, выход которого соединен с в ходом первого блока элементов ИЛИ, выход шестого блока элементов И соединен с первым входом третьего блока элементов ИЛИ, второй вход которого подключен к выходу седьмо блока элементов И, третий вход к второму адресному входу устройст четвертый вход - к выходу восьмого блока элементов И, выход третьего блока элементов ИЛИ соединен с информационным входом регистра автон ных программ, третий выход блока памяти адресов соединен с первыми входами девятого, десятого, одинна цатого и вторым входом шестого блоков элементов И, третий вход последнего соединен с выходом первого элемента ИЛИ, четвертьй вход шестого блока элементов И соединен с четвертью выходом блока памяти а ресов, пятый выход которого соедин с инверсным входом десятого блока элементов И, с первым входом восьмого блока элементов И, с вторым входом одиннадцатого блока элементов И и через последовательно соед ненные элемент НЕ и первый элемент задержки с установочным входом буферного регистра, информационный вход которого подключён к выходу одиннадцатого блока элементов И, вькод буферного регистра соединен вторым входом восьмого блока элементов И, третий вход которого под ключен к выходу арифметического блока, шестой выход блока памяти адресов подключен к второму входу девятого блока элементов И, выход которого является адресным выходом устройства, выход десятого блока элементов И соединен с информацион ным входом регистра адреса передачи управления, выход первого элемента ИШ через второй элемент задержки подключен к первому входу седьмого блока элементов И, второй вход которого соединен с вторым выходом блока памяти адресов Сз. Недостатками указанного устройства являются узкая область применения и низкая достоверность функционирования. Узкая область применения обусловлена тем, что структура устройства ограничивает производительность системы, построенной на однотипных модулях, ввиду отсутствия технических средств, позволяющих гибко перераспределять выполнение вычислительных задач и связанных с ними задач управления. Нерациональное использование каждого модуля распределенной вычислительной системы снижает ее потенциальные возможности. Структура микропрограммного устройства управления такова, что при выполнении основных микропрограмм в данном модуле другие модули распределенной вычислительной системы могут реализовать автономные микропрограммы (АИЛ) в соответствии с передаваемыми на них адресами. Основной микропрограммой назовем микропрограмму, которая вызывает выполнение автономных микропрограмм и стандартных микропрограмм в других модулях распределенной вычислительной системы и использует результаты их вьтолнения для своей реализации. АМЛ будет называть микропрограмму, результат вьшолнения которой одинаков для всех модулей вычислительной системы и не зависит от результата выполнения преды-. дущих микрокоманд основной микропрограммы. АМЛ является частным случаем стандартной микропрограммы (СМЛ). За счет распределенной реализации АМЛ повьш1ается быстродей- ствие устройства. Однако при вызове СМЛ модуль распределенной вычислительной системы приостанавливает выполнение основной микропрограммы и выполняет СМЛ. Лри этом не реализует возможность одновременного (параллельного) выполнения основной микропрограммы и СМЛ разными модулями вычислительной системы. Область применения устройства ограничивается также.тем, что в нем отсутствуют технические средства, способ- . ные управлять накоплением и выдачей результатов выполнения нескольких автономных микропрограмм. Это уменьшает число закрепленных за -м модулем микропрограмм, которые могут быть отнесены к числу автономных.

Таким образом, невозможность параллельного выполнения основных микропрограмм и СМП, а также накопления и вьщачи результатов выполнения нескольких AMI в одном модуле снижают производительность распределенно вычислительной системы в целом, а следовательно, существенно ограничивают область применения устройства. Низкая достоверность функционирования обусловлена отсутствием контроля передачи информации можду модулями распределенной вычислительной системы. За счет предварительного распределе-1ия вьтолнения микропрограмм за модулями вычислительной системы возможен контроль правильности передачи адресов передачи управления путем сравнения принимаемого адреса и адреса, хранящегося в модуле, на который происходит передача управления. Данная возможность не реализована, что приводит к низкой достоверности функционирования.

Цель изобретения - повыщение достоверности контроля устройства.

Поставленная цель достигается тем, что в микропрограммное устройство управления с контролем, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрокоманд, N регистров записи, N элементов задержки, где N - количество автономных микропрограмм, Н коммутаторов записи, счетчик опроса, дешифратор опроса, N-H блоков элементов И, (2N +1) элементов И, N элементов ИЛИ-НЕ, элемент ИЛИ, триггер режимов работы, триггер управления и генератор импульсов, причем вход логических условий устройства является первым информационным входом блока формирования адреса, вход кода операции устройства является вторым информационным входом блока формирования адреса, выход которого соединен с адресным входом блока постоянной памяти, выход блока постоянной памяти соединен с информа.ционным входом регистра микрокоманд, выходы адреса и кода логических условий которого соединены соответственно с третьим информационным и первым управляющим входами блока формирования адреса, единичный выход триггера управления соединен с входом генератора импульсов, первьй и второй выходы -которого соединены соответственно с входом синхронизации блока формирования адреса микрокоманд и входом синхронизации регисра микрокоманд, выход 1-го блока элементов И, где « ,i 1, N , соединен с первым информационным входом Л-го регистра записи, i-и вход дешифратора опроса соединен с первым входом -го элемента И, где j (N + 1), 2N , выход (2М+1)-го элемента И соединен со счетным входом первого счетчика опроса, выход которого соединен с входом дешифратора опроса, выход микроопераций регистра микрокоманд является выходом миткроопёраций устройства, дополнительно введены коммутатор управления счетчиком, счетчик выборки, дешифратор выборки, 4N шинных формирователей, блок управления пуском, содержащий элемент И, дешифратор, первый и второй элементы ИЛИ, а также блок управления остановом, содержащий п схем сравнения, где- п - количество автономных микропрограмм, закрепленных за данным модулем, Наборное поле, первый и второй элемент ИЛИ, элемент И и одновибра- тор, причем выход признаке автономной микропрограммы регистра микрокоманд соединен с информационным входом каждого -го блока элементов И, выход выдачи задания и считьшания признака автономной микрпрограммы регистра микрокоманд соединен с первым информационным входом коммутатора управления счетчиков, с управляющим входом каждого i-ro блока элементов И и с первым управляющим входом каждого i-ro коммутатора записи, выход выдачи результата регистра микрокоманд соединен с вторым информационным входом коммутатора управления счетчи ком и вторым управляющим входом каждого i-ro коммутатора записи, выход режима обработки основной микропрограммы регистра микрокоманд соединен с единичным входом триггера режимов работы, с вторым управляющим входом блока формирования адреса микрокоманд, а также с первым входом элемента ИЛИ, выход режима обработки автономной микропрограммы регистра микрокоманд соединен с вторым входом элемента ИЛИ и с нулевым входом триггера режимов работы, единичный выход которого соединен с первым управляющим входом коммутатора управления счетчико нулевой выход триггера режимов рабо ТЫ соединен с вторым управляющим входом коммутатора управления счетчиком, выход которого соединен со счетным входом второго счетчика выборки, выход элемента ИЛИ соединен с установочным входом счетчика выборки, выход которого соединен с входом дешифратора выборки, i-и вы ход дешифратора выборки соединен с первым входом i-ro элемента И, первый выход генератора импульсов соединен с вторым входом каждого {элемента И, выход которого соединен с первым и вторым входами синхронизации ,i-ro регистра записи, первый выход которого соединен с ин формационным входом ,i-го шинного формирователя, второй выход i-ro регистра записи соединен с информационным входом j-ro шинного формир вателя, выход j-ro элемента И соединен с прямыми управляющими входами i-ro и j -го шинных формирователей, с инверсными управляющими входами л)-го и М--го шинных форми рователей, где ) (2N +1),3N , а /и (3N+1),4N и с i-M элементом задержки, выход которого соединен с первым и вторым установочными входами 1-го регистра записи, выходы i-го и j-го шинных формирователей соединены с шиной данных и с шиной адреса соответственно, входы и |U-ro шинных формирователей соединены с шиной данных и с шиной адреса соответственно, выходы i)-ro и ;и.-го шинных формирователей соединены с первым и вторым входами j-ro элемента ИЛИ-НЕ соответственно выход М-го элемента ИПИ-НЕ соеди- нен с вторым входом N-ro элемента И, выход N-ro элемента ИЛИ-НЕ соединен с первым входом (2N +1)-го элемента И, второй вход которого соединен с вторым выходом генератора импульсов, N-й выход дешифратора опроса соединен с установочным входом счетчика опроса, входы заданий и результата операндов устройства являются первьш и вторым инфор мационными входами соответственно каждого i-ro коммутатора записи, информационный вход (N+1)-ro элемен тов И соединен с шиной данных, выход (N+1)-ro блока элементов И соег динен с четвертым информационным входом блока формирования адреса микрокоманд, шина адреса соединена с входом элемента И и с входом дешифратора блока управления пуском, выходы которого соединены с пятым входом блока формирования адреса и с входами первого элемента ШШ блока управления пуском, выход которого соединен с первым входом второго элемента ИЛИ, выход элемента И блока управления пуском соединен с управляющим входом (М+1)-го блока элементов И и с вторым входом второго элемента ИЛИ блока управления пуском, выход KOTOporq соединен с единичном входом Tpi rreра управления, вход пуска устройства соединен с третьим входом второго элемента ШШ блока управления пуском, выходы наборного поля соединены с первыми входами соответствующей схемы сравнения, выход (N+t)-ro блока элементов,И соединен с вторыми входами схем сравнения блока управления остановом, выход каждой схемы сравнения соединен с соответствующим входом первого элемента ИЛИ блока управления остановом, выход которого соединен с инверсным входом элемента И этого блока, вход останова управляющего входа устройства соединен с первым входом второго элемента ИЛИ блока управления ос- . т ановом, выход элемента И блока управления пуском соединен с входом одновибратора блока управления остановом, выход которого соединен с прямым входом элемента И этого блока, выход элемента И соединен с вторым входом второго элемента ИЛИ блока управления остановом и является выходом ошибки устройства, выход микрооперации конца работы регистра микрокоманд соединен с третьим входом второго элемента ИЛИ блока управления остановом, выход которого соединен с нулевым входом триггера управления. Сущность изобретения состоит в расширении области применения устройства путем введения технических средств, позволяющих осуществлять параллельное выполнение основной микропрограммы, автономных микропрограмм и стандартных микропрограмм

несколькими модулями распределенной вычислительной системы. За счет гибкого распределения выполнения автономных микропрограмм к стандартных микропрограмм между модулями распределенной вычислительной системы при передаче управления на другие микропрограммные устройства управления и использовании результатов выполнения стандартных микропрограмм другими модулями повышается производительность распределенной вычислительной системы в целом. Формирование команды на выполнение стандартных микропрограмм и передача исходных данных и адресов стандартных микропрограмм на другие модули вычислительной системы происходит . заблаговременно до того момента времени, когда по ходу вьтолнения основной микpoпpoгpaм tы необходимы результаты вьтолнения стандартных микропрограмм. Кроме того, сзпцность изобретения состоит в повьшении достоверности функционирования на основе контроля передаваемой информации между модулями распределенной вычислительной системы. Достоверность повышается за счет предварительного распределения адресов передачи управления между модулями распределенной вычислительной системы и последзпощего контроля правильности формирования адресов пере1дачи управления. Адреса передачи управления на приемной стороне вырабатываются генераторами констант и сравниваются с передаваемыми адресами, если передача управления производится на данный модуль распределенной вычислительной системы. При несовпадении адресов вырабатывается сигнал ошибки, которьА прекращает работу устройства.

Введение коммутатора управления счетчиком, счетчика выборки, дешифратора выборки и обусловленных ими связей позволяет осуществлять запись в первый N -и регистры записи задания на выполнение АМП и СМП либр результата их выполнения.

Введение блока управления пуском и обусловленных им связей позволяет производить запуск устройства внешним сигналом, сигналом при вь полнении АМП и СМП данным модулем и сигналом при передаче управления на данное устройство.

Введение блока управления останвом и обусловленнЬ1х им связей позволяет осуществлять контроль правиности передачи управления (адресов передачи управления) на данное устройство и останов устройства при искажении переданного адреса, а также производить внешний останов и останов от сигнала микрооперации данного устройства.

Введение первого - 4м-го шинных формирователей и обусловленных ими связей позволяют осуществлять прием и передачу информации из шины адреса и шины данных.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления ,на фиг. 2 функциональная схема блока формирования адреса микрокоманд; на фиг. 3функциональная скема блока управления пуском; на фиг. 4 - функциональная схема блока управления остановом; на фиг. 5 - функциональная схема наборного поля.

Устройство содержит блок 1 постоянной памяти микропрограмм (ПЗУ1МП) блок 2 формирования адреса микрокоманд, регистр 3 микрокоманд с полями: 4 - адреса следующей микрокоманды, 5 - кода логическ11Х условий, 6 - микроопераций, 7 - метки ржима обработки автономной микропрограммы (АМП), 8 - метки режима обработки основной микропрограммы, 9 - метки выдачи результата, 10 метки вьщачи задания и считывания признака АМП, 11 - признака АМП, первый -N-й регистры 12.1 - 12,N записи соответственно, первый -Nэлементы 13.1 - 13.N задержки соответственно, первый -N-й коммутаторы 14.1 - 14.N записи сгответственно, коммутатор 15 управления счетчиком, счетчик 16 выборки, счетчик 17 адреса, блок 18 управления пуском, дешифратор 19 выборки, дешифратор 20 опроса, (М+1)-й блок элементов И 21, блоков элементов И 22,1 .N соответственно, элементов И 23,1 - 23.N соответственно, (М+1)-й элемент И 24, (Н + 1)-ю вторую группу из N элементов И 25,1 - 25 N соответственно, первую группу из N шинных формирователей 26,f - 26,N. соответственно, первую группу из N блоков 27.1 - 27.N шинных формирователей соответственно, вторую группу из блоков 28.1 28 N шинных формирователей соответственно, третью группу из блоков 29,1 - 29.Л шинных формирователей соответственно, первый - N -и элементы ИЛИ-НЕ 30.1 - 30. N соответственно, блок 31 управления оста новом, элемент ИЛИ 32, триггер 33 р жимов работы, триггер 34 управления генератор 35 импульсов, управляющий вход 36 устройства, вход 36.1 пуска, вход 36,2 останова, вхо 37-операндов устройства, вход 37,t заданий СМП вход 37.2 результата СМП и АМП, вход 38 логических условий устройства, вход 39 кода операции устройства, выход 40 микроопераций устройства, шину 41 переда чи данных, вход 41.1 начального адреса передачи управления, шины 42 передачи адреса, вход 42,1 номера модуля и признака АМП, выход 43 ошибки устройства. Блок 2 (фиг. 2) формирования адр са микрокоманд содержит элемент ИЛИ 44, блок элементов ИЛИ 45, шифратор 46, коммутатор 47, регистр 48 мультиплексор 49, входы 50.1 - 50.л признака АМП, вход 51 синхронизации, вход 52 метки основной микропрограммы. Блок 18 (фиг, 3) управления пуском содержит элемент И 53, дешифратор 54, первый элемент ИЛИ 55 второй элемент ИЛИ 56, Блок 31 (фиг, 4) управления оста новом содержит наборное поле 57,tl схем сравнения 58,1 - 58,п соответственно, первый элемент ИЛИ 59,второй элемент ИЛИ 60, одновибратор 61, элемент И 62, Наборное поле 57 (фиг, 5) содержит генератор 63 нуля и элемент НЕ 64, Блок постоянной памяти (фиг. 1) предназначен для хранения микрокоманд основной микропрограммы, стандартных микроподпрограмм и авто номных микропрограмм. Стандартная микроподпрограмма (СМП) отличается от автономной микропрограммы (АМП) тем, что при каждом выполнении GMn необходимы исходные данные, которые передаются на другой модуль распределенной вычислительной систем Регистр 3 микрокоманд предназначен для записи и хранения считанной из ПЗУ1МП микрокоманды. Регистры 12.1 - 12,М (фиг. 2) записей предназначены для записи заданий (данных) для обработки СМП начального адреса передачи управления , результата обработки СМП и АМП, номера модуля и признака АМП. Элементы задержки 13,1 13.N пред}назначены для задержки фор;, мирования импульсов сброса регистров 12.1 - 12.N . Коммутаторы 14.1 - 14.N записи коммутируют прохождение заданий (длинных) для СМП и результата обработки СМП и АМП на регистры 12.1 12. N в зависимости от управляющих сигналов, поступающих с полей 9,10 регистра 3. Коммутатор 15 управления счетчиком предназначен для коммутации сигналов, поступающих с полей 9, 10 регистра 3, Счетчик 16 выборки предназначен для задания номера юдного из регистров 12,i1 - 12,N записи. Счетчик 17 служит для задания номеров регистров 12,1 - 12.N записи при их опросе. Дешифратор 19 выборки предназначен для выборки регистров 12.1 12.N записи в зависимости от кода поступающего со счетчика 16. Дешифратор 20 опроса предназначен. для опроса регистров 12.1 - 12,N при считывании из них информации в шины 41 и 42. (Ы+1)-й блок элементов И 21 служит для формирования начального адреса микропрограммы при передаче управления на данное устройство. Группа блоков элементов И 22.1 22,N служит для формирования признака АМП, поступающего с поля 11 регистра 3, при поступлении единичного управляющего сигнала, с поля 10 регистра 3, Группа элементов И 23,1 - 23.N предназначена для формирования синхроимпульсов записи информации в регистры 1.2.1 - 12.JH записи. (2N +1)-й элемент И 24 служит для формирования ийпульс.ов опроса регистров 12,1 - 12,N , группа элементов 25.1 - 25,N предназначена для формирования импульсов опроса регистров записи. Первая группа 26,1 - 26,.N шинных формирователей предназначена для передачи данных и начального адреса микропрограммы при передаче управления на другое микропрограммное устройство управления (МПУУ) модуля распределенной вычислительной системы с контроле. Вторая группа 27.1 - 27.N шинны формирователей предназначена для пе редачи признака АМП и номера моду ля передаче управления на другое МПУУ. Третья группа 28.1 - 28.N шинны формирователей предназначена для приема информации из шины 41 переда чи данных. Четвертая группа 29.1 - 29.f шин ных формирователей предназначена для приема информации из шины 42 адреса. Группа элементов ИЛИ-НЕ 30.1 30.N служит для формирования управляющих сигналов при наличии свободных шин 41 и 42. Элемент ИЛИ 32 предназначен для формирования импульса сброса счетчика 16 выборки. Триг.гер 33 режимов работы служит для задания режимов работы МПУ. Триггер 34 управления предназначен для управления работой генератора 35 синхроимпульсов. Генератор 35 синхроимпульсов формирует на своих выходах две последовательности сдвинутых друг отно сительно друга синхроимпульсов t иК Шина 41 (фиг. Т и фиг. 2) передачи данных предназначена для передачи данньк и начальных адресов пе редачи управления А..,. другим аналогичным МПУУ. Шина 42 (фиг. 1 и 2) передачи адреса служит для передачи признака АМП и передачи номера модуля N модуля Блок 2 (фиг. 3) формирования адреса шкрокоманд предназначен для формирования исполнительного адреса очередной микрокоманды. С входа 39 устройства на вход коммутатора 47поступает начальный адрес основной микропрограммы при передаче управления на данные МПУУ, На входы 50,1 50.N блока 2 поступают признаки АМ соответствующие АМП, хранящимся в блоке 1 постоянной памяти (фиг.1) Шифратор 46 определяет начальный адрес АМП или СМП (в зависимости от передачи данных на данный модуль и посылает его на коммутатор 47. Последний в зависимости от потенция ла на входе 52 коммутирует прохождение информации на вход блока элементов ИЛИ 45, Мультиплексор 49 реализует следующую логическую функцию Ч У . 1И где Xj - значение I-ro логического условия на входе 38; если в соответствующем разряде поля 5 регистра 3 записана 1 если в соответствующем разряде поля 5 регистра 3 записан О, разрядность кода логических условий, поступающих на вход блока формирования aдpeca разрядность значений логических условий, поступающих на вход 38 тУУ, причем п i: 2. ЭлементИЛИ 44 предназначен Для модификации разряда адреса следующей микрокоманды в соответствии со значениями проверяемого логического условия. Блок элементов ИЛИ 45 формирует исполнительный адрес микрокоманды, а регистр 48 служит для его записи. Блок 18 (фиг. 4) предназначен для управления пуском устройства. Элемент И 53 служит для формирования сигнала пуска устройства при передаче управления на данное устройство. Дешифратор 54 формирует на своем выходе управляющие сигналы при совпадении кода признака АМП с кодом, который он преобразует. Если в распределенной вычислительной системе с Контролем общее количество СМП и АМП равно К и за данным модулем закреплено п СМП и АМП, то дешифратор 54 имеет п выходов ,а количество разрядов кода признака АМП, передающегося по шине адреса, равно й „К Элемент ИЛИ 55 предназначен для формирования сигнала пуска при передаче управления на данное устройство при вьтолнении АМП. Элемент ИЛИ-56 формирует сигнал пуска устройства при внешнем запуске устройства, передаче управления с другого микропрограммного устройства управления модуля распределенной вычислительной системы с контролем, передач управления на данное устройство для вьшолнения АМП и СМП. Блок 31 (фиг. 5) предназначен для управления остановом устройства после окончания вьтолнения основной микропрограммы, стандартных микроподпрограмм и автономных микропрограмм, а также выключает устройство при внешнем останове. Крбме того, блок 31 производит контроль правильности передачи управления на данное устройство путем сравнения кода начального адреса микропрограммы Ацд поступающего с шины 41 (фиг. 1 и 2) передачи данных, с кодами, формируемыми на наборном поле 57 (фиг. 5 При искажении кода, поступающего с шины 41, блок 31 (фиг. 5) формирует сигнал ошибки, который включает устройство и поступает в шину 41 передачи данных. Работа блока 31 начинается с момента прихода кода начального адреса микропрограммы на входы схем сравнения 58.1 - 58.п с выхода блока элементов И 21 (фиг. На другие входы схем сравнения поступают коды начальных адресов ,i с наборного поля 57. Количество схем сравнения и генераторов констант равно количеству различных начальных адресов При совпадении кодов схема сравнения 58 вьщает единичньй сигнал, который поступает на инверсный вход элемента И 62. Одновременно с поступлением на вход блока 31 кода начального адреса на другой вход блока 31 поступает сигнал от блока 18 (фиг. 1). Этот сигнал, поступая на вход одновибратора 61 и задерживаясь на время срабатывания первого элемента ИЛИ 5 и схемы сравнения 58.I , подается на прямой вход элемента И 62. В результате на выходе элемента И 62 не формируется единичный сигнал. Таким образом, при совпадении кодов элемент И 62 не формирует сигнала опшбки. При несовпадении кодов на инверсный вход элемента И 62 поступает нулевой сигнал. При поступлении на прямой вход элемента И 62 единичного сигнала на выходе элемен та И 62 формируется сигнал ошибки, который поступает на выход 40 устройства (фиг. 1) и через второй элемент ИЛИ 60 - на ft-вход триггера 34 управления (фиг. 1). Кроме 1 216 того, второй элемент ИЛИ 60 позволяет формировать сигнал останова МПУУ при внешнем выключении устройства, а также при поступлении сигнала останова от своего МПУУ. Наборное поле 57 (фиг. 6) предназначено для формирования кода -го начального адреса А , по которому запускается основная микропрограмма, при передаче управления на данное МПУУ. Генератор 63 нуля формирует нулевой сигнал. Элемент НЕ 64 инвертирует нулевой сигнал, поступающий с генератора 63. В данном сдучае с генераторного поля поступает трехразрядный код 110, который соответствует одному из разрешенных адресов передачи управления на данный модуль. Микропрограммное устройство управления функционирует в следующих режимах: выполнения основной микропрограммы и выдачи задания на выполнение АМП и СМП, выполнения АМП и СМП и выдачи результата выполнения АМП и СМП, Режим выполнения основной микропрограммы и вьщачи задания на выполнение АМП или СМП. В .исходном состоянии все триггеры, регистры и счетчики МПУУ находятся в нулевом состоянии. В ПЗУ1МК записаны микрокоманды основной микропрограмMb f стандартных микроподпрограмм и автономных микропрограмм. Работа устройства начинается с подачей сигнала Пуск на вход 36 устройства. Сигнал с входа 36.1 через блок 18 управления пуском поступает на 5-йход триггера 34 управления и устанавливает его в единичное состояние. Единичный сигнал, поступая с триггера 34 управления на вход генератора 35, разрешает формирование двух последовательностей синхроимпульсов t., и tr , сдвинутых друг относительно друга. Код операции, поступающий на вход 39 устройства и задающий начальный адрес основной микропрограммы, даегся на первый информационный вход коммутатора 47 блока 2 формирования адреса (фиг. 3). На инверсный управляющий вход коммутатора 47 поступает нулевой сигнал с поля 8 регистра 3 микрокоманд, который разрешает прохождение кода операции, поступающего с входа 39,устройства. Код опе рации, пройдя через блок элементов ШШ 45, поступает на информационный вход регистра 48. С- приходом с входа 51 блока формирования адреса на вход регистра 48 синхроимпульса в регистр 48 (фиг. 3) производится запись кода операции - начального адреса основной микропрограммы. В результате записи в регистр 48 начального адреса на выходе блока 2 (фиг. 1) формирования адреса сформирован адрес-первой микрокоманды основной микропрограммы. Первая микрокоманда считывается из ПЗУ1МК записывается в регистр 3 микрокоманд с приходом на .его вход синхроимпуль са После записи в регистр. 3 первой микрокоманды с поля 4 регист ра 3 на вход 4 блока 2 (фиг. 3) пос тупает адрес следующей микрокоманды, а с поля 5 регистра 3 на вход 5 блока поступает код логических условий. С поля 6 регистра 3 на выход 40 МПУУ поступают сигналы микроопераций. С поля 8 регистра 3 на вход 52 блока 2 поступает единичный сигнал. Этот единичный сигнал посту пает на единичный вход триггера 33 режимов работы и через элемент ИЛИ 32 на установочный вход счетчиКЗ. 16 выборки. В результате триггер 33 устанавливается в единичное состояние, а счетчик 16 выборки подтверждает свое исходное (нулевое) состояние. На вход 38 устройства поступают значения логических условий, которые поступают на информационный вход мультиплексора 49 (фиг. 3) На управляющий вход мультиплексора 49с входа 5 поступает код логического условия. Значение логического условия с выхода мультиплексора 49 поступает на вход элемента ИЛИ 44.В точках ветвления микропрограммы в элементе ИЛИ 44 происходит модификация разряда в соответствии со значением логического условия на вы де мультиплексора 49. Модифицирован ный адрес, пройдя через блок элемен тов ШШ 45, поступает на. информационный вход регистра 48 и с синхроимпульса Г записывается в ре гистр 48. Таким образом, из ПЗУ1МП считывается следующая, вторая, микрокоманда и записывается в регистр микрокоманд (фиг. 1) по синхроимпульсу tj . В последующем работа МПУ по выполнению основной микропрограммы происходит аналогично. . Основная микропрограмма может выполняться в данном модуле распределенной вычислительной системы с контролем параллельно со стандартными микроподпрограммами и автономными микропрограммами в других модулях вычислительной системы. Задание на выполнение АМП отличается от задания на вьтолнен-ие СМП тем, что р регистрах 12.1 - 12.N записи записаны только признаки АМП, т.е. по вине адреса передаются код признака АМП, а по шине данных нулевой код. Если выдается задание на выполнение СМП, то в регистрах 12.1 - 12.N кроме признака АМП записываются и исходные данныеу Во время выдачи задания на вьшолнение АМП или СМП с поля 10 регист- ра 3 микрокоманд единичный сигнал поступает на управляющие входы ком-г мутаторов 14.1 - 14. N , на управляющие входы группы блоков элементов И-22,1 - 22.N и на первый информационный вход коммутатора 15управления счетчиком. Одновременно с выхода поля 11 регистра 3 признак АМП, пройдя через группу блоков элементов И 22.1 - 22.N , поступает на D -входы регистров 12.1- 12N. Управляющий сигнал г выхода поля 10 регистра 3, пройдя через-коммутатор 15, записывается в счетчик 16выборки. Код со счетчика 16 поступает на дешифратор 19 выборки, преобразуется и выбирает длязаписи информации регистр 12.1. Сигнал выборки с первого входа дешифратора 19 поступает на вход элемента И 23.1 и, пройдя через него после прихода на второй вход элемента И 23.1 синхросигн ла fi , поступает на синхровходы peгиcтpaJ12.1. Таким образом, в регистр 12.1 записывается признак АМП. Одновременно с записью признака АМП в регистр 12.1 по U -входу может производиться запись исходных данных, необходимых при вьшолнении смП, если они поступают на вход 37 устройства и на вход 37.1 заданий--СМП. Данные с входа 37.1, проходя через коммутаторы 14,1 - 14.N , поступают на Б1-входы регистров 12,1 - 12.N, но записываются только в регистр 1-2.1. . Данные, записанные в регистре 12.1, по первому выходу регистра 12.1 поступают па информационный вход блока магистральных элементов 26.1, а признак АМН по второму выходу регистра 12.1 на информационный вход блока магистральных элементов 27.1. Если шины 41 и 42 не заняты перед чей информации, то на входы группы шинных формирователей 28.1 - 28.N и 29.1 - 29.N , а следовательно, и на входы группы элементов ИЛИ-НЕ 30.1 - 30.N поступают нулевые сигна лы. С выходов группы элементов ИЛИ30.1 - 30.N единичные сигналы пост пают на входы группы элементов И 25.1 - 25,N соответственно. Кроме того, единичный-сигнал с выхода эле ментов ИЛИ-НЕ 30 поступает на вход элемента И 24, на второй вход которого поступают синхроимпульсы . В результате синхроимпульсы поступают на счетный вход счетчика 17 опроса. В счетчике 17 записываются коды номеров регистров 12,1 - 12 N записи, которые преобразуются дешиф ратором 20. Сигналы с первого N-ro выхода дешифратора 20 опроса поступают на первый - N -и регистры записи соответственно. При записи в счетчик 17 опроса 1 с первого выхода дешифратор 20 на вход элемен та И 25.1 поступает единичный сигнал опроса, который, пройдя через элемент И 25.1, разрешает выдачу информации из регистра 12.1 в шину 41 и 42 через шинные формирователи 26.1 и 27,1 соответственно Сигнал опроса, пройдя черезэлемент задержки 13,1, сбрасывает регистр 12.1 в нулевое исходное состояние. Счетчик 17 устанавливается в нулевое состояние. Во время выполнения основной микропрограммы могут выдаваться следующие задания на выполнение АМН и СМП другими модулями распределенной вычислительной системы, в то вр мя, как информация, которая записана в регистре 12.1, не передана ввиду занятости шин 41 и 42. Тогда информация для вьтолнения АМП и СМП записывается в следующий регистр 12, Таким образом, счетчик 16 выборки и дешифратор 19 выборки служат для уп равления записи информации в регист ры 12.1 - 12.N, а счетчик 17 опроса И дешифратор 2(1 опр(зса предназначены для управления выдачи У1нформации из регистров 12,1 - 12.N . Выдача заданий на выполнение АМП и СМП и выполнение основной микропрограммы происходит параллельно. По окончании выполнения основной микропрограммы происходит останов (выключение) и передача управления на другой модуль распределенной вычислительной системы. Сигнал с выхода поля 6 микрооперации регистра 3 микрокоманд через блок 31 управления остановом поступает на R-вход триггера 34 управления и устанавливает его в нулевое состояние, В результате генератор Я5 прекращает выдачу синхросигналов t и f и блокирует работу МПУУ, Передача управления на другое МПУУ происходит следующим образом. Перед вьщачей сигнала останова из регистра 3 микрокоманд в регистр 12,-; по входу D 1 происходит запись начального адреса передачи управления по входу В 2 происходит запись номера модуля Н на который необходимо передать управление. Выдача на шину 41 передачи данных и шину 42 передачи адреса происходит аналогично вьщаче данных и признака АМП для выполнения СМП или АМП другим модулем. Номер модуля N с входа 42,1 поступает в блок 18 управления пуском. Элемент И 53 (фиг, 4) анализирует принадлежность моА Данному МПУУ, При совпадении , поступающего с входа 42,1, с инверсными и прямыми входами элемента И53 последршй формирует сигнал пуска, который, проходя через элемент РШИ 56, поступает на единичный вход триггер, 34 управления. Одновременно с пуском устройства с выхода блока 18 на вход блока элементов И 21 и вход блока 31 управления остановом поступает управляющий сигнал, который разрешает прохождение начального адреса с выхода блока элементов И 21 на вход блока 2 формирования адреса и на вход блока 31 управления остановом. В блоке 31 производится проверка соответствия полученного кода , разрешенным кодовым комбинациям, если полученньй код не входит в число разрешенных5 то формируется сигнал 211 отказа, который поступает на выход 40 устройства. Режим вьшолнения АМП или СМП и выдачи результата их вьшолнбния. отличается от предыдущего следующим. МПУУ в данном режиме запускается с моментом прихода признака АМП с входа 42.1 на вход блока 18 управления пуском. Признак АМП поступает на вхо дешифратора 54 (фиг. 4). Дешифратор 54преобразует код признака АМП в сигнал, который поступает на пятый информационный вход блока 2 формирования адреса микрокоманд. По этому сигналу шифратор 46 формирует начальный адрес. Кроме , преобра зованный код с одного из выходов дешифратора 54 через элементы ИЛИ 55и 56 поступает на единичный вход триггера 34 (фиг. 1) управления . 2 Отличием является также то, что в регистр 12.4 по входу 01 записывается вместо данных результат выполнения АМП или СМП. Таким образом, данное микропрог гр ммное устройство управления модущя распределенной вычислительной fcHCTehOd обеспечивает возможность параллельного выполнения основной микропрограммы, автономных и -стаидартных микроподпрограмм, сохране- йия информации в регистрах при занятых шинах передачи и осуществляет контроль правильности передачи,управления на данное устройство на основе проверки соответствия адреса передачи управления заданному множеству. Применение изобретения позвоггат строить более производительные и надежные распределенные -вычислительные системы.

fin

53

o

Г8

;

55

ft2.1

1 55

fpui.3

Z6.2

31

.1

57

57

36,1

m

О

0 -о

4J

Фие.

Е

С.,0

вз

Фив. §