Мультимикропрограммная управляющая система Советский патент 1985 года по МПК G06F9/22 

группы регистра микрокоманд соответственно соединены с первыми входами элементов И первой и второй групп, выходы разрядов четвертой группы регистра микрокоманд соединены с прямыми и инверсными входами соответственно элементов И первой и второй групп, выходы элементов И первой группы соединены соответственно с входами дешифраторов группы, перва группа выходов элементов И первой группы соединена с вторым управляющим входом блока формирования Адреса группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра управления записью, вторая группа вы ходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра управления запуском, третья группа выходов элементов И второй группы соединена соответственно с первыми входами элементов ИЛ группы, четвертая группа выходов эле ментов И второй группы соединена с S-входами. соответствующих разрядов регистра блокировки, прямые выходы разрядов которого соединены соответственно с входами элемента ИЛИ-НЕ, выход которого соединен с третьим входом блока синхронизации, четверты выход которого соединен с управляющим входом второго регистра адреса, пятый выход блока синхронизации соединен с входами установки в 1 первой и второй группы разрядов регистр микроком анд, прямой выход i-ro (i 1,N) разряда регистра управления записью соединен с вторым управлякяцим входом i-ro блока микропрограммного управления, прямой выход i-ro разряда регистра управления запуском соединен с третьим управляющим входом i-ro блока микропрограммн го управления, выходы элементов ИЛИ группы соединены с информац1 оннымл входом второго регистра адреса, информационный выход которого соединен с адресным входом постоянного запоми нающего устройства микропрограмм, выходы разрядов первой группы которого соответственно соединены с вторыми входами элементов ИЛИ группы, выходы разрядов второй группы постоянного запоминающего устройства микропрограмм соединены с вторыми информационными выходами соответствующих блоков микропрограммного 1 4 ,управления, управлякидие выходы которых соединены с R-входами соответствукяцих разрядов регистра управления запуском и регистра блокировки, выходы разрядов третьей группы постоянного запоминающего устройства микропрограмм соответственно соединены с R-входами разрядов регистра управления записью и четвертыми управлякщими входами соответствующих блоков микропрограммного управления . 2. Система поп.1, отличающая с я тем, что блок синхрони зации содержит триггер, генератор -тактовых импульсов, первый, второй и третий элементы И, причем S-вход и R-вход триггера являются соответственно первым и вторым управляющими входами блока синхронизации, первый вход первого элемента И объединен с первым инверсным входом второго элемента И и первым входом третьего элемента И и является третьим управляющим входом блока, прямой выход триггера соединен с входом запуска генератора тактовых иьтульсов, первый выход которого соединеш с вторыми входами первого и второго элементов И, выход первого элемента И является первым выходом блока, второй выход генератора тактовьпс импульсов является вторым выходом блока и подключен к второму входу третьего элемента И, выход которого является третьим выходом блока,, первый выход генератора тактовых импульсов и выход второго элемента И являются соответственно четвертым и пятым выходами блока. 3. Система по п.1, о т jf и ч а ющ а я с я тем, что i-й, (i , где N - число параллельных каналов) блок микропрограммного управления содержит регистр адреса, узел памяти микрокоманд, счетч1дк адреса,мультиплексор, коммутатор, элемент задержки, элемент ИЛИ, первый и второй элементы И, причем информационный вход мультиплексора и информационный вход узла памяти микрокоманд являются соответственно первым и вторым информационными входами блока, выходы разрядов первой группы узла микрокоманд соответственно соединены с входами разрядов первой группы регистра адреса,выход i-ro разряда узла памяти микрокоманд соединен с первым входом элемента ИЛИ, выход которого соединен с входом i-ro разряда регистра адреса, информационный выход которого соединен с первым входом коммутатора, выход которого соединен с информационным входом узла памяти микрокоманд, выходы разрядов второй группы соединены соответственно с разрядами управляющего входа мультиплексора, вход элемента задержки является первым управляющим входом блока и объединен с первыми входами первого и второго элементов И,первый управляющий вход коммутатора объединен с вторым выходом первого элемента И и является: вторым управляющим входом блока; выход первого элемента И соединен с входом записи узла памяти микрокоманд и со счетным входом счетчика адреса, информационньм выход которого соединен с вторым входом коммутатора, второй управляющий вход коммутатора объединен с вторым входом второго элемента И и является третьим управляюдам входом блока, выход второго элемента И соединен с входом считывания узла памяти микрокоманд, R-вход счетчика адреса является четвертым управляющим входом блока, выход элемента задержки соединен с управляющим входом регистра адреса, выход разрядов третьей группы узла памяти микрокоманд является выходом микроопераций блока, управляющий выход узла памяти микрокоманд является управляющим выходом блока.

1. МУЛЬТИМИКРОПРОГРАММНАЯ УПРАВЛЯКШ1АЯ СИСТЕМА, содержащая постоянное запоминающее устройство микрокоманд, N блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистр адреса, регистр микрокоманд, регистр блокировки, мультиплексор, группу дешифраторов, первый информационный вход блока формирования адреса является входом кода операции системы, выход блока формирования адреса соединен с информационным входом первого регистра адреса, информационньШ выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, информационный выход которого соединен с информационным входом регистра микрокоманд, выходы разрядов первой группы которого соединены с вторым информационным входом блока формирования адреса, выход разрядов второй группы регистра микрокоманд соединен.с управляющим входом мультиплексора, информационный вход которого является входом логических условий верхнего уровня системы, выход мультиплексора соединен с первым управляющим входом блока формирования адреса, первый вход блока синхронизации является входом пуска системы, первый выход блока синхронизации соединен с управляющим входом первого регистра адреса, второй выход блока синхронизации соединен с первыми управляющими входами блоков микропрограммного управления, первые информационные входы которых являются входами логических условий нижнего уровня системы, информационные выходы блоков (Л микропрограммного управления являются выходами микроопераций нижнего уровня системы, третий выход блока синхронизации соединен с управляюпщм входом регистра микрокоманд, выходы дешифраторов группы являщрся выходами. Микроопераций ведущей микропроее со ел со граммы системы и соответственно соединены с вторым входом блока с нхронизации, о т л и ч а ю щ а я с я тем, что, с целью повьш1ения ее экономичности и расширения области применения путем обеспечения возможности одновременного запуска и ожидания окончания нескольких параллельных микропрограмм, в нее введены постоянное запоминающее устройство микропрограмм, второй регистр адреса, регистр управления записью микропрограмм нижнего уровня, регистр управления запуском, первая и вторая группы элементов И, группа элементов ИЛИ, элемент ИЛИ-НЕ причем выходы разрядов третьей

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в качестве управлянщей подсистемы в многоуровневых системах сбора и обработки информации. Известны мультимикропрограммные управляющие системы, содержащие блок формирования адреса, блок памяти микрокоманд, регистры адреса, микрокоманд и управления, блок синхронизации, элементы И, ИЛИ l и z . Недостатком этих систем является узкая область применения, обусловлен ная невозможностью независимого параллельного выполнения нескольких микропрограмм. Наиболее близким по технической сущности к изобретению является микропрограммное устройство управления, содержащее регистр микрокоманд, блок памяти (постоянное запоминающее устройство микрокоманд)j регистр адреса микрокоманд, модификатор адре са (блок формирования адреса и мультиплексор), первый блок элементов Ни регистр команд, второй блок элементов, И, триггер управления, регист номера блока обработки подпрограмм (регистр блокировки) и дешифраторы, вход первого дешифратора соединен с первым информационным выходом регистра микрокоманд, второй информационньй выход которого соединен с информационным входом второго дешифратора и с информационнымивходами бло-. ков обработки подпрограмм (блоков микропрограммного управления),управляющие входы которых соединены с соответствующими выходами второго дешифратора, управлякмций вход которого соединен с соответствуюя нм выходом первого дешифратора, зыходы которого являются выходами микроопераций устройства, третий информахщонный выход регистра микрокоманд соединен с вторым входом первого блока элементов И, с единичным входой триггера управления и с информационным входом регистра номера блока обработки подпрограмм, информаиронньй выход которого соединен с первым входом второго блока элементов И, выход которого соединен с нулевым входом триггера управления нулевой выход которого соединен с вторым управляющим входом модификатора адреса, входы признаков управления устройства подключены к входам условий блоков обработки подпрограмм, вход регистра команд является входом начального адреса устройства, а выход регистра команд соединен с первым информационным входом модификатора адреса, информационный выход которого через регистр адреса микрокомандссоединен с адресным входом блока памяти,первьй информационный выход которого соединен с вторым информационнь1м входом модификатора адреса, первьй управляюпр1й вход которого соединен с выходом первого блока элементов И, первьй вход которого является входом признаков перехода устройства, а второй информационный выход блока памяти соединен с информацион ным входом регистра микрокоманд, входы признаков ттравления устройст ва подключены к входам условий блоков обработки подпрограмм, первые управляющие выходы которых подключе ны к второму входу второго блока элементов И, а вторые управляющие выходы блоков обработки подпрограмм являются выходами команд управления устройствами. В этом устройстве имеются два уровня управления. На первом уровне хранятся основные (ведущие) микропрограммы которые определяют порядок включения и вьшолнения микропрограмм управления параллельными каналамиэ которые хранятся на втором (нижнем) уровне системы 3J . Недостатком известного устройства является, во-первыхJ неоптимальность формата микрокоманд постоянного запоминающего устройства микрокоманд первого уровня. Разрядность микрокоманд первого уровня (Ж) равна т,т,., +т. +N+m,,, -Hog N+1, разрядность операционной где т, m разрядность адресной части и поля логических условий; N - число блоков микропрограммного управления; m log разрядность начального i адреса микропрограммы нижне го уровня (М - суммарное число микрокоманд блоков микропрограммного управлени второго уровня). . 1 -. метка блокировки ведущей программы первого уровня. Поскольку из -суммарного количества М микрокоманд постоянного запоми нающего устройства микрокоманд перво го уровня М, имеются свободные поля. это приводит к избыточности постоянного запоминающего устройства микро.команд, оцениваемой по формуле V + ), Во-вторых, недостатком устройства является избыточность постоянного запоминакщего устройства блоков микпропрограммного управления второго уровня,. .Суммарньй объем ПЗУ второго уровня можно оценить выражением П N W (шл +m-, + ) Z М ;j-4 1 лц ° т. - разрядность операционной части; разрядность адресной части и поля логических условий; (2) М; - количество микрокоманд в i-M блоке микропрограммного управления; N - количество блоков микропрограммного управления. Поскольку микропрограммы, хранимые в блоках памяти второго уровня, многократно повторяются в различных блоках обработки подпрограммы, это приввдит к избыточности, оцениваемой по формуле Кроме того, недостатком устрой- ства является большая разрядность дресной части микрокомавд блоков икропрограммного управления второго ровня из-за многократного повторения микропрограмм. Адресная часть микрокоманд опредеяется выражением т2, Таким образом, суммарная избыточность блоков памяти первого и второо уровней д W fcW + лУ ущестенно снижает экономичность мультиикропрограммной управлящей системы. . Недостатком устройства является акже узкая область применения, котоая обусловлена невозможностью паралельного запуска блоков юисропрограмного управления и неодновременной 5113 блокировкой ведущей микропрограммы, что приводит к непроизводительным затратам времени. Целью изобретения является повыше ние экономичности и расширение облас ти применения системы путем обеспечения возмокности одновременного запуска и ожидания нескольких параллельных микропрограмм. Поставленная цель достигается тем, что в мультимикропрограммную управляющую систему, содержащую постоянное запоминакицее устройство микрокоманд, N блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистр адреса, регистр микрокоманд, регистр блокировки, мультиплексор, группу дешифраторов, первый информационный вход блока формиро вания адреса является входом кода операции системы, выход блока формирования адреса соединен с информащонным входом первого регистра адреса информационньш вьрсод которого соединен с адресным входом постоянного запоминающего устройства микрокоманд информационный выход которого соединен с информационным входом регистра микрокоманд, выходы разрядов первой группы которого соединены с вторым информационным вх.одом блока формирования адреса, выход разрядов второй группы регистра микрокоманд соединен с управляющим входом мультиплексора информационньй вход которого являет входом логических условий верхнего уровня Системы, выход мультиплексора соединен с первым управляющим входом блока формирования адреса, первый вход блока синхронизации .является входом пуска системы, первы выход блока синхронизации соединен управляющим входом первого регистра адреса,второй выход блока синхронизаufm соединен с первыми управляющими входами блоков микропрограммного управления, первые информационные входы которых являются входами логических условий нижнего уровня системы, информационные выходы блоков микропрограммного управления являются выходами микроопераций нижнего уровня системы, третий выход блока синхронизации соединен с управлякицим входом регистра микрокоманд выходы дешифраторов группы являются выходами ми роопераций ведущей микропрограммы системы и соответственно соединены с вторым управляющим входом блока синхронизации, введены постоянное запоминающее устройство микропрограмм, второй регистр адреса, регистр управления записью микропрограмм нижнего уровня, регистр управления запуском, первая и вторая группы элементов И, группа элементов ИЛИ, элемент ИЛИ-НЕ, причем выходы разрядов третьей группы регистра микрокоманд соединены соответственно с первыми входами первой и второй групп элементов И, выходы разрядов четвертой группы регистра микрокоманд соединены с прямыми и инверсными входами соответственно элементов И первой и второй групп, выходы элементов И первой группы соединены соответственно с входам дешифраторов группы, первая группа выходов элементов И первой группы соединена с вторым управляющим входом блока формирования адреса, первая группа выходов элементов И второй группы соединены с S-входами соответствующих разрядов регистра управления записью, вторая группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра управления запуском, третья группа выходов элементов И второй группы соединена соответственно с первыми входами элементов ИЛИ группы, четвертая группа выходов элементов И второй группы соединена с S-входами соответствующих разрядов регистра блокировки, прямые выходы разрядов которого соединены соответственно с. входами элемента ИЛИ-НЕ. выхдд которого соединен с третьим управляющим входом блока синхронизации, четвертый выход которого соединен с управляющим входом второго регистра адреса, пятый выход блока синхронизации соединен с входами установки в 1 первой и второй группы разрядов регигстра микрокоманд, прямой вькод i-ro (1 1,N) разряда регистра управления записью соединён с вторым управляющим входом i-ro блока микропрограммного управления, прямой выход i-ro разряда регистра управления запуском соединен с третьим управляющим входом i-ro блока микропрограммного управления, выходы элементов ИЛИ группы соединены с информационным входом 711 второго регистра адреса, информацио ный выход которого соединен с адресным входом постоянного запоминакщег устройства микропрограмм, выходы разрядов первой гругшы которого соо ветственно соединены с вторыми входами элементов ИЛИ группы, выходы разрядов второй группы постоянного запоминающего устройства микропрограмм соединены с. вторыми информационньми выходами соответствующих блоков микропрограммного управления управляющие выходы которых соединены с R-входами соответствующих разрядов регистра управления запуском и регистра блокировки, выходы разрядов третьей группы постоянного запоминаю щего устройства микропрограмм соответственно соединены с R-входами разрядов регистра управления записью и четвертыми управляющими входами соответствующих блоков микропрограммного управления. Блок синхронизации содержит триггер, генератор тактовых импульсов, первый, второй и третий элементы И, причем S-вход и R-вход триггера являются соответственно первым и вторым входами блока синхронизагщи, первьй вход первого элемента И объединен с первым инверсным входом второго элемента И и первым входом третьего элемента И и является треть им входом блока, прямой выход триггера соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с вторыми входами первого и второго элементов И, выход первого элемента И является первым выходом блока, второй выход генератора тактовых импульсов являет ся вторым выходом блока и подключен к второму входу третьего элемента И выход которого является третьим выходом блока, первый выход генератора тактовых импульсов и выход второго элемента И являются соответственно четвертым и пятым выходами блока. Причем i-й (i 1,N, где N - число параллельных каналов) блок микропрограммного управления содержит регистр адреса, узел памяти микрокоманд, счетчик адреса, мультиплексор, коммутатор, элейент задержки, элемент ИЛИ, первый и второй элементы И, причем информационный вход мультиплексора и информационный вход узл памяти микрокоманд являются соответственно первым и вторым информационными входами блока, выходы разрядов первой группы узла памяти микрокоманд соответственно соединены с входами разрядов первой группы регистра адреса, выход i-ro разряда узла памяти микрокоманд соединен с первым входом элемента ИДИ, выход которого соединен с входом i-ro разряда регистра адреса, информационный выход которого соединен с первым входом коммутатора, выход которого соединен с информационным входом узла памяти микрокоманд, выходы разрядов второй группы соединены соответственно с разрядами управляющего входа мультиплексора, вход элемента задержки является первым управляющим входом блока и объединен с первыми входами первого и второго элементов И, вход коммутатора объединен с вторым выходом первого элемента И и является вторым управляющим входом блока, выход первого элемента И соединен с входом записи узла памяти микрокоманд и со счетным входом счетчика адреса, информационный выход которого соединен с вторым входом коммутатора, второй управляющий вход коммутатора объединен с вторым входом второго элемента И и является третьим управляклцим входом блока, выход второго элемента И соединен с входом считывания узла памяти микрокоманд, R-вход счетчика адреса является четвертым управляющим входом блока, выход элемента задержки соединен с управляюпргм входом регистра адреса, выход разрядов третьей группы узла памяти микрокоманд является выходом ьшкроопера1щй блока, управляющий выход узла памяти микрокоманд является управляющим выходом блока. На фиг. 1 представлена функциональная схема системы; на фиг. 2 функциональная схема i-ro блока микпропрограммного управления; на фиг. 3 - функциональная схема блока формирования адреса; на фиг. 4 - функциональная схема блока синхронизации; на фиг. 5 - форматы микрокоманд, используемых мультимикропрограммной управляющей системой. . Устройство содержит постоянное запоминающее устройство микрокоманд (ПЗУ МК ) 1, постоянное запоминаю щее устройство микропрограмм (ПЗУ МП) 2, блоки 3.1-3N микропрограммного управления (МПУ), блок 4 формирования адреса микрокоманд, блок 5 синхронизации, регистр 6 адреса, регистр 7 микрокоманд с полями : 8 адреса следующей микрокоманды, 9 логических условий, 10 микроопераций, 11 признака микрокоманды, регистр 12 адреса, регистр 13 управления запись :(микропрограмм нижнего уровня), регистр 14 управления запуском, регист 15 блокировки, мультиплексор 16,груп па 17 дешифраторов, группа 18 элементов И, группа 19 элементов И, группа 20 элементов ИЛИ, элемент ИЛИ 21, вход 22 кода операции, выход 23 пуска, вход 24 логических условий верхнего уровня, входы 25.1-25.N логических условий нижнего уровня, выходы 26 микроопераций ведущей микропрограм, выход 26.1 конца работы, выходы 27.1-27,N микроопераций нижнего уровня, выходы: 28 адреса, 29 записи микропрограмм нижнего уровня, 30 конца микропрограммы ПЗУ МП, выходы 31.1-31.N конца работы микропрограмм нижнего уровня, четвертьй, пятый, первый выходы 32.132.3 (выходы синхросигналовi i ), второй и третий выходы 33.1 и 33.2 соответственно (выходы синхросигналов 2 ), выходы ЗА.1-34.N управления записью микропрограммы нижнего уровня, выходы 35.1-35.N управления запуском микропрограмм нижнего уровня, выходы 36. 1-36. N блокировки работы ведущей микропрограммы, шина 37 микроопераций, щина 37.1 кон1|а команды, шина 38 управления нижними уровнями, шины 39.1-39.N управления записью, шины 40.1-40.N управления запуском, ишна 41 начального адреса шины 42.1-42.N управления блокировкой . Блок 3 (фиг. 2) микропрограммного управления (МПУ) содержит узел 43 памяти микрокоманд (ОЗУ МК) регистр 44 адреса, счетчик 45 адреса, мультиплексор 46, коммутатор 47, элемент 48 задержки, элемент ИЛИ 49, элементы И 50 и 51. Блок 4 (фиг. 3) формирования адре са микрокоманды ссздержит коммутатор 52, элемент ИЛИ 53.. Блок 5 (фиг. 4) сйнзсронизации содерлшт генератор 54 тактовых импульсов, триггер 55, элементы И 56-58. На фиг. 5 представлены форматы микрокоманд мультимикропрограммной управляющей системы. Форматами А и В задаются микрокоманды ведущей микропрограммы. Идентификация форматов осуществляется по последнему разраду микрокоманды: в формате А последний разряд равен единице, в формате В нулю. Микрокоманды с форматом А содержат адресное поле А,поле логических условий ЛУ, поле начального адреса микропрограммы нижнего уровня Ац поле микрооперац;ий МО, признак формата. Кроме того, поле микроопераций в микрокомандах с форматом В содержит метки записи М„ микропрограмм из ПЗУ МП 2 в блоки 3.1 МПУ (фиг. 1), метки запуска М, микропрограмм нижнего уровня, метки блокировки Mgj, ведущей микропрограм ия по количеству управляемых однотипных объектов. Формат С задает микрокоманды (фиг. 1) ПЗУ МП 2 и содержит адресное поле AJIJ, поле Ж микрокоманд, переписываемых из ПЗУ МП в блоки 3.1-3.N МПУ, а также метку конца М о микропрограммы. Формат D представляет микрокоманды блоков 3.1-3.N МПУ и содержит адресное поле А , поле логических условий ЛУ, поле микроопераций МО, метку конца М. микропрограммы нижнего уровня. Мультимикропрограммная управляющая система (фиг. 1) имеет три уровня управления. Первый (верхний) уровень предназначен для реализации ведущей микропрограммы. К средствам верхнего уровня относится ПЗУ МК 1, блок 4 формирования адреса микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд, мультиплексор 16, группа 17 дешифраторов. ПЗУ МК предназначено для хранения микрокоманд ведущей микропрограммы. Блок 4 формирования адреса микрокоманд предназначен для формирования исполнительного адреса очередной микрокоманды. На вход 22 блока поступает код операций, который задает начальньй адрес ведущей микропрограммы. Код операций, а также адрес следующей микрокоманды проходит через кoм fyтaтop 52 при единичном и нулевом значении сигнала на шине 37.1 конца команды соответственно. Элемент ИЛИ 53 предназначен для модификации разряда адреса следующей микрокоманды в соответствии со значением проверяемого логического условия. Регистр 6 адреса пред назначен для записи сформированного адреса по заднему фронту синхросигнала С) . Регистр 7 микрокоманд пред назначен для записи считанной из ПЗУ МК sикpoкoмaнды. Мультиготексор 16 предназначен для реализации следующей логической функции Cf .V х; -л где х| - значение i-ro логического условия на входе 24 системы если в соответ ствующем разряде поля 9 регистра 7 где К, / записана если в соответ вующем разряде пол 9 регистра 7 записанm разрядность кода логических условий, поступающих на вхо 24 системы; 1 - разрядность поля логических условий регистра 7, причем 1) S Z-, . Группа 17 дешифраторов предназна чена для формирования управляющих сигналов в соответствии с кодами микроопераций. Число дешифраторов в группе 17 равно числу полей несов местимых микрооперагрй. Входы каждо дешифратора подключены к выходам соответствующего поля несовместимых микроопераций. Второй уровень предназначен для бесповторного хранения всех микропрограмм управления параллельньми каналами, которые реализуются на нижнем третьем уровне, а также для формирования адреса микрокоманды при считьшании микропрограмм в блоки 3.1-3.N МПУ (фиг.2). К средствам второго уровня относятся: группы элементов ИЛИ 20, регистр 12 адреса и ПЗУ МП 2. Третий нижний уровень предназначен для реализации микропрограмь5 параллельного управления однотипными объектами (например, операцион-. ными блоками), К средствам нижнего уровня относятся блоки 3.1-3N микропрограммного управления МПУ (фиг. 2) Блоки МПУ могут работать в двух режимах: в режиме записи микропрограммы из ПЗУ МП 2 и в режиме реализации параллельных микропрограмм. В режиме записи упра:зляющими сигналами для блока МПУ являются; синхросигнал С;2 из входе 33.1, сигнал записи на входе 34.1, поступающие на управляющие входы коммутаторИ 47 и элемента 50. Счетчик 45 служит для задания адресов, по которым записываются микрокоманды. В исходном состоянии счетчик 45 находится в нулевом состоянии. С приходом синхросигнала i- и сигнсша записи единичный сигнал с выхода элемента И 50 поступает на вход счетчика 45 и на вход считывания ОЗУ Ж 43. Запись первой микрокоманды в ОЗУ МК 43 осуществляется по нулевому адресу. С выхода счетчика 45 с приходом единичного управлякицего сигнала через коммутатор 47 на вход ОЗУ МК 43 поступают адреса, по которым записываются микрокоманды., поступающие в блок 3.1 на вход 29. По мере поступления и записи микрокоманд происходит з величение содержимого.счетчика 45. После прихода на вход 30 метки конца происходит обнуление счетчика 45 и прекращается подача импульсов записи на ОЗУ МК 43. В режиме реализации микропрограмм блок МПУ работает аналогично средствам первого уровня при реализации ведущей микропрограммы. Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает на вход 35.1. После прихода этого сигнала из ОЗУ МК 43 считывается первая микрокоманда формата D (фиг. 5) по нулевому адресу, записанному в регистре 44. . После прихода задержанного на время считывания информации из узла 43 синхросигнала в регистр 44 записывается адрес следующей микрокоманды и т.д. Сигналы микрооперахщй по мере считывания их из ОЗУ МК 43 поступают на выход 27.1. Модк фикация адреса с помощью мультиплексора 46 и элемента ИЛИ 49 осущестнляется так же, как при формировании адреса микрокоманд ведущей микропрограммы. Средства управления н: синхронизации предназначены для синхронизации и управления работой всех узлов и блоков мультимикропрограммной управляющей системы. К средствам управления и синхронизации относятся блок 5 синхронизации, регистр 13 управления записью микропрограмм ниж него уровня, регистр 14 управления запуском, регистр 15 блокировки, элемент ИЛИ-НЕ 21. Блок 5 синхронизации предназначен для синхронизации работы всех узлов и блоков мультимикропрограммной управляющей системы. Триггер 55 служит для управления работой блока 5 синхронизации. В исходном состоянии системы триггер 55 находится в нулевом состоянии. Нулевой сигнал с его .единичного выхода поступает на вход управления генератора 54. Генератор 54 формирует на своих выходах два последовательности сдвинутых друг относительно друга импульсов и иС только при наличии единичного сигна ла на его управляющем входе. Элемент И 56 служит для формирования синхросигналов ( после поступления единичного управляющего сигнала с элемента ИЖ-НЕ 21. Элемент И 57 служит для формирования синхросигна лов после поступления нулевого управляющего сигнала с элемента ИЛИ-НЕ 21. Элемент И 58 служит для формирования синхросигналов i/ посл поступления единичного управляющего сигнала с элемента ИЛИ-НЕ 21 мульти микропрограммной управляющей систем После поступления сигнала Пуск на вход 23 блока синхронизации триг гер 55 устанавливается в единичное состояние. Единичным сигналом на своем выходе триггер 55 запускает генератор 54, который начинает формирование последовательностей синхросигналов 1 и Формирование синхросигналов продолжается до тех пор, пока на R-вход триггера 55 не поступает управляюорй сигнал Конец работы. Триггер 55 возвращается в исходное состояние и снижает управ лякнций сигнал с входа генератора 54. В результате генератор. 54 прекращает вьщачу-синхропоследователькостей Ci и . Данная мультимикропрограммная управляющая система функционирует в следукицих режимах: в режиме ведущей микропрограммы;, в режиме ведущей микропрограммы и одновременной записи микропрограмм ПЗУ МП в блоки ШУ; в режиме выполнения микропрограмм нижнего уровня и блокировки ведущей микропрограммы;в режиме выполнения ведущей микропрограммы и микропрограмм нижнего уровня.: Режим ведущей микропрограммы. В исходном состоянии все триггеры находятся в нулевом состоянии, кроме двух триггеров регистра 7 микрокоманд. В соответствующем разряде поля 10 микроопераций, а также в поле 11 признака формата микрокоманды записана 1. Эти единичные сигналы формрфуют управляющий сигнал на выходе 37.1. В блоке ПЗУ МК 1. записаны микрокоманды ведущей микропрограммы. В блоке ПЗУ МП 2 записаны микропрограммы нижнего уровня. В ОЗУ Ж 43 блоков 3.1 записана нулевая информация. .Объем памяти ОЗУ МК 43 рассчитан на микропрограмму максимальной длины, хранящуюся в ПЗУ МП 2. С подачей сигнала Пуск на вход 23 блока синхронизации триггер 55 (фиг. 3) устанавливается в единичное состояние и включает генератор 54, формирующий последовательность тактовых импульсов б и ь. Код операций, задающий начальньш адрес ведущей микропрограммы, поступает на вход 22 блока 4 формирования адреса. С выхода 37.1 единичный сигнал разрешает прохождение на выход блока 4 начального адреса микропрограммы. По первому тактовому импульсу 6 , поступающему с выхода 32.2 на вход первого регистра 6 адреса, происходит запись в регистр 6 начального адреса микропрограммы. По первому тактовому импульсу g происходит запись в регистр 7 первой микрокоманды ведущей микропрограм.мы из ПЗУ МК 1. Формат считанной микрокоманды в ПЗУ МК 1 показан на. фиг. 5. В рассматриваемом режиме функционирования систем в регистр 7 микрокоманд записываются микрокоманды формата А, отличительным призна- ком которого является наличие 1 в поле 11 регистра 7. В поле 8 регистра 7 находится адрес cheдyкш eй микрокоманды, который поступает на блок 4 формирования адреса. В результате записи первой микрокоманды в регистр 7 на выходе 37.1 формируется нулевой сигнал, который запрещает поступпение на выход блока 4 очередного кода операции и разрешает прохождение на выход блока 4 адреса следующей микрокоманды. После прихода второго тактового импульса i/ работа системы происходит аналогично. в р: гистр адреса 6 происходит запись адреса следующей микрокоманды, а с приходом второго такто вого импульса 2 из ПЗУ МК 1 в ре-, гистр 7 записывается вторая микрокоманда и т.д. Единичным сигналом с поля 11 регистра 7 разрешается считывание сиг налов микроопераций с выходов 37 группы 18 элементов И. Сигналы микрооперахщй с выходов 37 поступают на вход группы 17 дешифраторов, который формирует управляющие сигна лы. В точках ветвления микропрограм мы в блоке 4 происходит модификация адреса в соответствии со значением логического условия на выходе мультиплексора 16. При появлении на выходе 37.1 единичного управляющего сигнала .Конец команды система работает по очередному коду операции. Работа системы прекращается по единичному сигналу Конец работы, поступающему с выхода 26.1 на вход блока 5 синхронизацией. Данный сигна поступает на R-вход триггера 55 (фиг. 4), тем самым прекращая ввдачу синхросигналов о и о. Запись информации в регистры 6 и 7 производится по заднему фронту синхросигналов соответственн Режим ведущей микропрограммы и одновременной записи микропрограм мы ПЗУ МП в блоки МПУ. Работа предлагаемой мультимикропрограммной управляющей системы в данном режиме происходит аналогично работе систем в режиме ведущей микропрограммы. Запись необходимых микропрограмм пр исходит из ПЗУ МП 2 в блоки 3.1-3.N МПУ. В исходном состоянии триггеры 1315 и счетчик 45 (фиг. 2) находятся в нулевом состоянии. Управляющий сигнал на один из входов 39.1-39.N регистра 13 управления записи микропрограмм нижнего уровня поступает с выхода 38 при записи в регистр 7 микрокоманды формата В (фиг. 5). При этом с поля 11 регистра 7 на вход группы 19 элементов И поступает нулевой сигнал, разрешающий прохожде 94 ние информадаи с поля 10 регистра 7 на шину 38. В результате на шине 36 .группы 19 элементов И появляется начальный адрес А(д,микропрограммы, которую необходимо написать из ПЗУ МП 2 в ОЗУ МК 43, и управляющий сигнал на выходе 39.1 регистра 13 управления записью микропрограмм нижнего уровня, устанавливакнций один из разрядов регистра 13 в единичное состояние, тем самым разрешая запись микропрограммы в блок 3.1 МПУ. Начальный адрес А поступает на шину 41 начального адреса и, проходя через группу 20 элементов ИЖ, с приходом очередного синхросигнала (-I с выхода 32.1 блока 5 синхрогшзации записывается в регистр 12 адреса. Затем из ПЗУ МП 2 с вызсода 29 на вход блока 3.1 МПУ поступает первая микрокоманда формата С (фиг. 5) необходимой микропрограммы,. Одновременно адрес следующей микрокоманды через группу 20 элементов ИЛИ с приходом следунлцего синхросигнала с i записывается в регистр 12 адреса. На выходе 29 МЗУ .МП 2 появляется вторая микрокоманда, и т.д. до тех пор,пока не будет считана последняя микрокоманда микропрограммы. В последней микрокоманде указан адрес специальной микрокоманды, котр рую используют все микропрограммы, записанные в ПЗУ МП. Специальная микрокоманда имеет формат С (фиг. 5). Адресное поле А и поле микрокоманд МК такой микрокоманды заполнены нулямк. в поле М кон. признака конца микропрограммы записана ел;иница. Таким образом, при считывании: из ПЗУ МП 2 этой микрокоманды на выходе 30 появляется единичный управляющий сигнал, который поступает на R-входы разрядов регистра 13, переводя триггеры в нулевое состояние и запрещая запись микропрограмм в блок 3.1 МПУ. Одновременно с записью микропрограмм нижнего уровня реализуется ведущая микропрограмма. Работа средств верхнего уровня управления скстет вл в этом случае осуществляется аналогично рассмотренному первому режиму работы. Таким образом, в данном режиме осуществляется параллельная реализация ведущей микропрограммы и одной ли нескольких микропрограмм нижнего уровня управления. Режим выполнения микропрограмм нижнего уровня и блокировки ведущей микропрограммы. После того, как в бл о ки 3.1,3 апи са ны,микр опр ограммы, т.е. мультимикропрограммная управляющая система отработала во втором режиме, из ПЗУ МК 1 считывается микрокоманда формата В (фиг. 5) и через группу 19 элементов И вьвдаются управляющие сигналы на запуск микропрограмм нижнего уровня. Если алгори мом работы предусмотрено торможение ведущей микропрограммы, то на одно из выходов 42,1-42.N .появляется сигнал блокировки. При записи в регистр 7 микрокоманды формата В (фиг. 5) в поле 10 микрооперс ций метки запуска микропрограммы и метки блокировки ведущей микропрограммы,Hg. равны единице. Метка (метки) шины 38 поступают на шины 40.1 управлеНИН пуском, тем самым переводя соот ветствуюпщй разряд (триггеры) регистра 14 в единичное состояние. Одно временно метка (метки) блокировки М5д с шины 38 поступают на шины 42.1 и переводят соответствующий разряд (триггеры) регистра 15 в еди ничное состояние. В результате на выходе элемента ИЛИ-НЕ 21 появляется нулевой сигнал, который поступает на вход блока 5, запрещая прохождение синхросигналов Ц и t/ji через элементы И 56 и 58 (фиг. 4) на Выходы 32.2 и 33.2 блока 5 синхрони зации. Отсутствие синхросигналов ц и l/ иа выходах 32.2 и 33.2 блокируе работу ведущей микропрограммы. Сигнал блокировки с выхода элемента ИЛИ-НЕ 21 разрешает прохождение синхросигнала через элемент И 57 на выход 32.3. Данный сигнал поступает на R-вход регистра 7 микрокоманд и обнуляет содержимое полей 10 микроопераций и 11 признака микрдко манды, оставляя в сохранности поле 8 адреса следующей микрокоманды поле 9 логических условий. Единичный сигнал с выхода 35.1 регистра 14 поступает на вход блока 3.1 ШУ и разрешает прохождение син хросигналов (/2 через элемент И 51 на ОЗУ МК 43 (фиг. 2). Одновременно этот сигнал разрешает считывание первой микрокоманды формата D (фиг. 5) по нулевому адресу, который записан в регистре 44. В резуль 1 418 тате на выходе 27.1 блока 3.1 появляются сигналы микроопераций. По достижении конца микропрограммы из ОЗУ МК 43 считывается последняя микрокоманда формата С в которой метка конца микропрограммы равна единице. Единичный сигнал с выхода 31.1, поступая на R-вход соответствующего триггера регистра 15, переводит его в нулевое состояние. В результате с выхода элемента ИЛИ-НЕ 21 снимается сигнал Блокировка и возобновляется работа ведущей микр опр огр а ммы., Если по алгоритму работы предусмотрено блокирование ведущей микпропрограммы до окончания нескольких параллельных микропрограмм, то единичный сигнал на выходе элемента ИЛИ-НЕ 21 появляется лишь после появления меток конца на выходах 31.1 соответствующих блоков 3.1. Режим выполнения ведущей микропрограммы и микропрограмм нижнего уровня. Отличие данного режима работы мультимикропрограммной управляющей системы от рассмотренного выше заключается в отсутствии в микрокоманде формату В (фиг. 5) сигналов блокировки Mg . Отсутствие сигналов блокировки не приводит к изменению состояния регистра 15 блокировки, тем самым не блокируется прохождение синхросигналов на регистр 6 адреса и синхросигналов о на.регистр 7 микрокоманд. В результате ведущая микропрограмма реализуется одновременно с параллельными микропрограммами, выполняемыми блоками 3.1 МПУ. Таким образом, предлагаемая мультимикропрограммная упрайлянщая система по сравнению с известными характеризуется повышением экономичности, расширением области применения на основе введения специального уровня бесповторного хранения микропрограмм и увеличения хшсла и дисциплин взаимодействия ведущей и параллельных микропрограмм, введением специального формата микрокоманд ведущей микропрограммы, расширением номенклатуры дисциплин взаимрдействия различных уровней систем и введением специальных средств управления взаимодействием - ПЗУ микропрограмм регистра адреса, регистров управления записью, запуском и блокировки, двух групп элементов И, группы элементов

ИЛИ и элемента ИЛИ-НЕ и обусловленных ими связей.

Кр.оме того, техническими преимуществами системы являются существенное уменьшение объема памяти блоков 5 микропрограммного устройства управления и сокращение объема памяти постоянного запоминающего устройства ведущей микропрограммы, а также расширение области применения путем обеспечения возможности одновременного запуска микропрограмм параллельных каналов и сокращение непроизводительных затрат времени.

Фиг. 2

Фиг.

ФигЛ .сл. , , , ,f ч1 tjl КУ Ан.А.. 4- --н- -+-I-1-4--

1-У МПУ

А сд МК

ПЗУ МП

сА.

М( .

t i

Фмг.5

N-y МПУ

Мкон

Формат с I I

Мкон.

Фоцмат) ч-I .. Формат-К i и if Mi«M,.AfJ, д .,,„ „ -I-I-I- :-I Формат в