Устройство для вычисления логарифма числа Советский патент 1987 года по МПК G06F7/556 

регистр 1 сдвига, вычитающий счетчик 2, элемент ИЗ, первый, второй, третий. Четвертый и пятый элементы ИС- КЛЮЧАЮВЩЕ ИЛИ 4.1, 4.2, 4.3, 4.4 и 4.5, элемент НЕ 5, первый, второй, третий и четвертый мультиплексоры 6.1, 6.2, б.Зи 6.4, сумматор 7. В

12

Изобретение относится к цифровой вычислительной технике, предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двоичньм потенци- альным кодом, и может быть использовано в вычислительных и информационно-измерительных устройствах и системах.

Цель изобретения - повьшение точ- ности вычисления логарифма числа.

На чертеже представлена схема устройства ,цля вычисления логарифма числа.

Устройство содержит регистр 1 сдвига, вычитающий счетчик 2, элемент И 3, первый 4.1, второй 4.2, третий 4.3 четвертый 4.4 и пятый 4.5 элементы:ИСКЛЮЧАЮП1ЕЕРИИ, элемент НЕ 6, первый 6.1, второй 6.2, третий 6.3 и четвертый 6.4 мультиплексоры и сумматор 7.

Устройство работает следующим

образом.

Используется метод вычисления логарифма по основанию два. Двоичное число вида

ы,-2 ,

(1)

е 1 - показатели степени разрядов

кода числа N; К - показатель степени старшего

разряда числа N;

0 - весовой коэффициент соответ- ствующего двоичного разряда числа(О либо 1),

Логарифм по основанию два числа равен

X ;- О

,(2 Гос,2 )K+tog,j(M+,,5 +... + oto к)к- -Еое2Си-х),

(2)

данном устройстве повышение точности вычисления логарифма числа достигается за счет того,что в него введены четыре MvnbTunneKcopa пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и оригинальные связи. 1 ил.

Таким образом, порядок логарифма числа N равен показателю степени его старшего значащего .разряда. Для вычисления мантиссы логарифма в устройстве используется приближение

1ое,1+х)х-ьдх,

(3)

где йХ - поправка мантиссы.

Для ее определения используется кусочно-линейная аппроксимация шестью отрезками прямых

Х/4+1/256, О 6Х 1/4;

lXiiZ41 . 16 1 8 . 256

(Х-3/82 .20 1 Тб 256 256

3/8 Х -Г/2;

( 20 Тб256

1/2 6Х 5/8;

( 16 8 256

5/8 6Х-3/4;

lilXl

, 3/4 Х- 1.

(4) (5) (6)

(7)

(8) (9)

При этом абсолютная ошибка вычисления мантиссы не больше 0,010. В устройстве анализируются восемь старших разрядов числа X, обозначенных X,-Xg, считая Х старшим разрядом.

Работа устройства начинается с поступления импульса записи на управляющий вход устройства, при этом двоичный код числа N записывается в регистр 1 сдвига, а вычитающий

3

счетчик 2.устанавливается в состояние все I. При поступлении тактовых импульсов на тактирующий вход устройства код числа N сдвигается вправо и соответственно уменьшается выходное значение вычитающего счетчика 2, При появлении старшего значащего разряда числа N в старшем разряде регистра 1 сдвига низкий потенциал его инверсного выхода поступает на вход элемента И 3 и запрещает дальнейший сдвиг информации При этом на выходе вычитающего счетчика 2 в соответствии с выражением (2) получают порядок искомого логарифма числа N. На выходах регистра 1 сдвига образуется восьмиразрядный код числа Х,из которого далее согласно выражениям (3)-(9)формиру- ется мантисса логарифма. Восьмиразрядный код числа X поступает на первую группу входов сумматора 7, разряды X(-Xg подаются на входы элементов ИСКЛ)ЧА8Ж(ЕЕ ИЛИ 4, с элементов ИСКЛОЧАКЙ |ЕЕ ИЛИ 4 - на входы мультиплексоров 6 в зависимости от значения старщего разряда X, числа X подаются либо инвертированные значения пяти разрядов числа X при Х, , либо прямые значения этих разрядов прИ Х 0, OiX 1/2. 1ультшшексоры 6, на адресные входы которых подаются третий X,, и второй Xj разряды числа X либо их инвертированные значения при 1/2бХ :1, проверяют, в какрй диапазон попадает число X, и обра- зуют необходимую поправку мантиссы, которая подается на вторую группу входов с первого по пятый разрядов сумматора 7. При , т.е. когда , с выхода элемента НЕ 5 на вход переноса младшего разряда

сумматора 7 поступает высокий уровень для уменьшения ошибки логарифмирования в этом интервале.

Когда О 4Х -« 1 /4 либо 3/4 X - 1, Х- равны нулю и на второй вход первого разряда сумматора 7 поступает информация с первого или второго входов первого мультиплексора 6, на которые с выхода первого элемента ИСКЛЮЧАЮ ДЕЕ ИЛИ 4 поступает шестой разряд Х (либо Хд) числа X. Аналогично на второй вход второго разрда сумматора 7 поступает пятый разряд Х (либо Xj), на вход третьего разряда - четвертый разряд Х (либо Х4)) на вход четвертого разряда 953904

третий разряд Х (либо X,). На второй вход пятого разряда сумматора 7 непосредственно с выхода пятого эле- . мента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 подается 5 .второй разряд Х (либо Х при 3/4i Х -1) числа X. Таким образом, в этих диапазонах X реализуются выражения (3), (4) и (9).

Когда 1/4 6Х 3/8 либо 5/8«Х :3/4.

0 , Х,0, (либо Х,.,1 и X,0)j на вход первого разряда сумматора 7 через первый мультиплексор 6 подается пятый разряд Х (либо Х) числа X, на вход второго разряда

5 сумматора 7 - Х (либо Х), на входы третьего и четвертого разрядов - нулевой потенциал, на вход пятого разряда - Х (либо Х)Формируя мантиссу логарифма в соотве.тствии с вы20 сражениями (3), (5) и (8).

Когда 3/8i.X.il/2 либо 1/2бХ 5/8, , Х, 1 (либо Х,1, ) и на вход первого разряда сумматора 7 через первый мультиплексор 6 по дается четвертый разряд Хд (либо Х) числа X, на входы второго и четвертого разрядов сумматора - нулевой потенциал, на входы третьего и пятого разрядов сумматор,а - соответст30 венно Х и Х (либо Х, и Xj), формируя мантиссу логарифма в соответствии с (3), (6) и (7).

После окончания сдвига на выходах счетчика и сумматора спустя время,

35 необходимое для прохоладения сигнала в логических элементах устройства, устанавливается код, соответствующий логарифму входного числа, и эта информация сохраняется до записи сле40 дующего преобразуемого числа в сдвиговый регистр.

Формула изобретения

45 Устройство для вычисления логарифма Зисла, содержащее регистр сдвига, вычитающий счетчик, сумматор и элемент И, причем информационный вход устройства соединен с информационным

50 входом регистра сдвига, инверсный выход К-го разряда которого, где К - количество разрядов регистра сдвига, соединен с первым входом элемента И, отличающееся тем, что,

55 с целью повышения точности вычисления, в него введены с первого по четвертый мультиплексоры, с первого по пятьй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент НЕ, причем прямые выходы с,

(K-l)-ro по (К-8)-й разрядов регистра сдвига соединены с входами с вес мого по первый разрядов первого слагаемого сумматора, выход которого является выходом слагаемого сумматора, выход которого является выходом мантиссы устройства, входы с тесто- го по восьмой разрядов второго слагаемого сумматора соединены с входо логического нуля устройства, выходы с первого по четвертый мультиплексоров соединены соответственно с входми с первого по четвертый:разрядов второго слагаемого сумматора, прямой выход (K-l)-ro разряда регистра сдвига соединен с первыми входами с первого по пятый элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом элемента НЕ, выход первого элемента ИСКЛЮЧАЮ- ЩЕ ИЛИ соединен с первым и вторым информационными вход ами первого мультиплексора, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с третьим информационным входом первого мультиплексора н с первым и вторым информационными входами вто- рого мультиплексора, выход третье- то элемента ИСКЛЮЧАЮЩЕЕ ИДИ соединен с четвертым информационным вхо- .дом первого мультиплексора, третьим информационным входом второго мультиплексора и с первым и вторым информационными входами третьего мультиплексора, выход четвертого элемента ИСКЛЮЧА10П1ЕЕ ИЛИ соединен

Редак тор . И, 111улла Заказ 618/55

Составитель А.ГЧуляпов Техред Л,Сердюкова

Корректор

Тираж 673 , Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий . 113035 Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

с первыми адресными входами первого и BTOjjoro мультиплексоров, с первым адресньм и четвертым информационным входами третьего мультиплексора, с первым адресным и с первым и BTopbiM информационными входами четвертого мультиплексора, вход логического нуля устройства соединен с четвертым информационным входом

второго мультиплексора, с третьим информационным входом третьего мультиплексора и с третьим и четвертым информационными входами 11етвертого мультиплексора, выход пятого элемрнта ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми адресными входами с первого по четвертый мультиплексоров и с входом пятого разряда второго слагаемо го сумматора, вход переноса младшего разряда сумматора соединен с выходом элемента НЕ, вход пуска, устройства соединен с входом записи регистра сдвига и с входом установки вычитающего счетчика, тактовый вход устройства соединен с вторым входом элемента И, выход которого соединен с входом сдвига регистра сдвига и с входом вычитания вычитающего счетчика, выход которого является выходом поряд- .ка устройства, прямые выходы с.

{К-6)-го по (К-2)-й разрядов регист- ра сдвига соединены с вторыми вхо- дами с первого по пятый элементов ИСЮПОЧАЩЕЕ :ИЛИ соответственно.

Корректор М.Пожо

Изобретение относится к цифровой вычислительной технике, предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двойным потенциальным кодом, и может быть использовано в вычислительных и информационно-измерительных устройствах и системах. Цель изобретения - повышение точности вычисления логарифмя числа. В состав устройства входят