Устройство для декодирования циклических кодов Советский патент 1986 года по МПК H03M5/02 

i

Изобретение относится к электросвязи и может использоват;ься в системах передачи данных, телеуправления, телекодовой связи и телесигнализации для повышения достоверности передаваемой информации.

Цель изобретения - уменьшение времени декодирования и увеличение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства для декодирования циклических кодов на фиг. 2 - структурная электрическая схема блока синхронизации.

Устройство для декодирования циклических кодов содержит первый и второй регистры 1 и 2 сдвига, первы и второй сумматоры 3 и 4 по модулю два третий и четвертый сумматоры 5 и 6 по модулю два, дешифратор 7, дополнительный дешифратор 8, счетчик 9, первый и второй элементы И 10 и 11, блок 12 синхронизации, задающий генератор 13. Блок синхронизации 12 содержит делитель 14 частоты, блок 15 выделения первого импульса и делитель 16 частоты.

Устройство для декодирования циклических кодов работает следуюпщм образом.

На вход устройства для декодирования циклических кодов (фиг. 1) поступает циклически закодированное сообщение (в виде бинарного кода) с, периодом, равным i. Оно содержит просуммированные по модулю два в процессе непрерывного кодирования К-символьное информационное и М-сим вольное априорно известное фазирующее кодовые слова, имеющие после кодирования одну и ту же длину и. Образующие полиномы информационных и фазируияцего кодовых слов Р(х) и Ф(х) соответственно не должны иметь общих множителей. При использовании кодов длиной w 2 -l , где m 3, 4, 5,... образунмдие полиномы Р(х) и Ф(х) должны являться.сомножителями двучлена (), например, коды Боуза-Чоудкури-Хоквингема.

При поступлении на вход устройства для декодирования циклических кодов подобным образом закодированного бинарного сообщения блок 12 синхронизации начинает вырабатывать тактовые импульсы, синхронизирующие работу устройства для декодирования циклических кодов. Одновремен- но, в соответствии с тактовыми им

0,2

пульсами, поступающими с первого

выхода блока 12 синхронизации на счетный вход счетчика 9 и тактовые входы первого и второго регистров

1 и 2 (состоящие соответственно из К и М разрядов) , в последние последовательно записывается входное сообщение. Через (К+М) тактов отфильтрованное входное сообщение, стробируемое сигналами, снимаемыми с второго выхода блока 12 синхронизации, через второй элемент И II начинает поступать на установочный вход счетчика 9 (для установки notледнего в начальное состояние). Стробирующие сигналы, формируемые на втором выходе блока 12 синхронизации, не перекрываются с фронтами тактовых сигналов и должны быть разнесены во времен: относительно последних таким образом, чтобы во время их формирования на втором входе второго элемента И 11 сигнал на его первом входе был уже установлен.

При прохождении входного сообщения через последовательно соединенные первый и второй Хаффменовские фильтры состоящие соответственно из последовательно соединенных первого регистра 1, первого и второго сумматоров 3 и 4 по модулю два и последовательно соединенных второго регистра 2, третьего и четвертого сумматоров 5 и 6 по модулю два из него последовательно исключаются (отфильтровьгеаются) информационный и фазирукщий компоненты. При безошибочном приеме . на выходе второго Хаффменовского фильтра через (К+М) тактов появляется сообщение, состоящее из нулевых

символов, которое после стробирова5

ния поступает на установочный вход счетчика 9. Пока на установочном входе счетчика 9 присутствует нулевой сигнал, счетчик 9 подсчитывает число неискаженных символов, поступающих подряд на вход устройства для декодирования циклических кодбв. При поражении принимаемого сообщения помехами ощибки размножаются устройством для декодирования циклических кодов и на выходе второго Хаффменовского фильтра появляются единичные сигналы, поступающие после строби- рования на установочный вход счетчи- 5 ка 9. Таким образом, число нулевых символов на В1з1ходе второго Хаффменовского фильтра характеризует числоi безошибочно п:ринятых символов входно

0

го сообщения. При отсутствии сшибок в сообщении на выходе второго эле- ме нта И 1 I через (К+М) тактов формируется нулевой сигнал. Счетчик 9 подсчитывает число тактовых импульсов, поступающих на его счетный вход с выхода блока 12 синхронизации. При этом степень достоверности принятой информации определяется для случая нескоррелированных ошибок, подчиняющихся биноминальному закону распределения вероятностей, по выражению

,(п-0с

где

В

т - число проверочных символе кодового слова с образующим полиномом {р(х) Ф(х)Я ;

Р - вероятность ошибочного прие ма символа;

п - длина кодового слова;

б - кратность гарантийно обнаруживаемых ошибок кода с образующим полиномом (х)

ФСх);

и - число вариантов ошибок i-ой кратности, не обнаруживаемых данным кодом; С - число, определяющее объем счетчика 9, причем N+K+M

где N - объем счетчика 9;

К, М - числа рдзрядов соответственно первого и второго регистров 1 и 2

При подсчете счетчиком 9 необходимого числа импульсов с его выхода на второй вход первого элемента И 10 поступает единичный сигнал, разрешающий прохождение единичного импульсного сигнеша с выхода дешифратора 7 на дополнительный выход Готов устройства для декодирования циклических кодов. На время присутствия на дополнительном выходе устройства для декодирования циклических кодов импульсиого единичного сиг н.ала на выходах дополнительного дешифратора 8 присутствует декодированное входное сообщение.

Сигнал на выходе дешифратора 7 появляется при поступлении на его входы комбинации циклового фазирования с учетом фазового сдвига. Наличие данной комбинации на входах де- ошфратора 7 при одновременном наличии единичного сигнала на выходе |

f5

счетчика 9- означает, что в первом регистре 1 в данный момент времени находится сумма по модулю два исходного К-символьного сообщения и пер- - вых К символов фазирующего кодового слова (априорно известных). Следо- .вательно, дополнительный дешифратор 8, состоящий из К независимых ячеек, представляющих собой или непосредст- fQ венные связи между соответствующими входами и выходами дополнительного дешифратора 8, или инверторы, настроенный на данное априорно известное фазирующее сообщенне, пропускает на свои выходы только исходное информационное сообщение, исключив из кодограммы фазирующую компоненту. При этом соответствующая ячейка дополнительного дешифратора 8 представляет собой непосредственную связь соответствующего входа и выхода дополнительного дешифратора 8, если в соответствующем разряде пер- Boi o регистра 1 содержится сумма по модулю два информационного и нулевого символа фазирукщего кодовых слов. Если в соответствующем рассматриваемой ячейке дополнительного дешифратора 8) разряде первого регистра I содержится сумма по модулю два некоторого информационного и единичного символов фазирующего кодовых слов, то одноименная ячейка дополнительного дешифратора 8 представляет собой инвертор.

20

25

0

5

Таким образом, при прохождении .входного сообщения через первый Хаффменовский фильтр информационных кодовых слов на его выход через К

0 тактов в случае безошибочного приема поступает только фазнрукнцее кодовое слово с определенным фазовым сдвигом, определяемым образующим полиномом Р(х) информационных кодовых слов,

5 а через (К+М) тактов с выхода Хаффме- новского фильтра фазирукщего кодового слова. На установочный вход счетчика 9 начинает поступать последовательность , состоящая лишь из нулевых

0 символов. Длина поелейней определяет неис саженный участок- входного сообщения. При приеме устройством для , декодирования циклических кодов участ- .ка неискаженного входного сообщения

не менее заданной длины (что определяет достоверность его приема и регулируется выбором объема счетчика 9) и при поступлении на входы дешифратоpa 7 комбинации циклового фазирования с учетом фазового сдвига, на дополнительном выходе устройства для декодирования циклических кодов по- является импульсный сигнал, на время присутствия которого на выходах устройства для декодирования циклических кодов фиксируется исходное декодированное сообщение.

Блок 12 синхронизации работает следующим образом. При поступлении на его информационный вход входного сообщения по каждому переднему фронту входного сигнала (переходу с логи ческого О на логическую 1) блок 15 выделения вьщеляет первый импульс из серии импульсов с первого выхода делителя 14. Импульсы с выхода влока

15выделения поступают на вход уста- НОНКИ делителя 16. С второго выхода делителя 14 на счетный вход делителя

16поступают импульсы той же частоты что и на его первом выходе, но сдвинутые относительно первых на половин периода следования. Входные импульсы делителя 14 формируются з адающим генератором 13. При этом фазовая автоподстройка тактовьк импульсов осуществляется по передним фронтам вьг- ходных сигналов. Импульсы с первого выхода делителя 14 посту.пают также

на первый выход блока 1Z синхрони- зации. С выхода делителя 16 на второ выход блока 12 синхронизации поступают тактовые импульсы, формируемые примерно на середине временных интервалов, соответствующих информационным посылкам.

Формула изобретения

Устройство для декодирования циклических кодов, содержащее последовательно соединенные первый регистр сдвига, первый и второй сумматоры по модулю два, последовательно соедиВНИИПИ

(Pt/e.2

Заказ 3614/56 Тираж 816

Произв.-noJTKrp. пр-тие, г. Ужгород, ул. Проектная, 4

ненные второй регистр сдвига, третий| и четвертый сумматоры по модулю два,; последовательно соединенные дещифра- тор и первый элемент И, а также счетчик и второй элемент И, вход которого подключен к вьпсоду четвертого сумматора по модулю два, второй вход четвертого сумматора по модулю два подключен к выходу второго сумматора по модулю два, выходы дополнительных разрядов второго регистра сдвига подсоединены к соответствующим входам дешифратора, причем второй вход второго сумматора по модулю два является входом устройства, отличающееся тем, что, с целью уменьшения времени декодирования и увеличения помехоустойчивости введены последовательно соединенные задающий генератор и блок синхронизации, а также дополнитель- ът дешифратор, при этом информационный вход блока синхронизации подключен к информационному входу первого регистра сдвига и. к второму входу второго сумкдатора -по модулю два, выход которого подсоединен к информационному входу второго регистра сдвига, первый выход блока синхронизации подсоединен к тактовым входам первого и второго регистров сдвига и счетному входу счетчика, второй выход блока синхронизации подсоединен к второму входу второго элемента И, выход которого подсоединен к установочному входу счетчика, при этом выход счетчика подсоединен к второму входу первого элемента И, а выходы разрядов первого регистра сдвига подсоединены к соответствукицим входам дополнительного дешифратора, выходы которого являются выходами устройства, до- полнительньм выходом которого является; выход .первого элемента И.

Подписное