Устройство для декодирования циклических кодов Советский патент 1977 года по МПК H04L3/02 G06F11/10 

ния подключен к входу «сброс распределителя 8 тактов через первый элемент 4 И, к второму входу последнего подключен выход дополнительного триггера 2, один его вход соединен с входом «Сброс распределителя 8 тактов, а другой вход - с соответствуюш;им выходом реверсивного счетчика 1, к входу записи которого подключен выход считывающего триггера 9 через второй элемент И 5, к двум другим входам этого элемента подключены соответствующие выходы распределителя 8 тактов и распределителя 10 импульсов, а вход считывания реверсивного счетчика 1 соединен с входом разрешения исполнения команд блока 11 совпадения через третий элемент И 6, к другому входу которого подключен нулевой выход реверсивного счетчика 1 через элемент НЕ 3. Кроме того, устройство для декодирования циклических кодов содержит блок 12 фазирования, делитель 13, элемент 14 И, регистр 15 сдвига, элементы ИЛИ 16 и 17, блок 18 выявления ощибок, элементы И 19, 20 и 21, элемент ИЛИ 22, триггер 23, схему И 24.

Устройство для декодирования циклических кодов работает следующим образом.

На вход устройства поступает информация в виде непрерывной последовательности кодовых комбинаций и комбинаций циклового фазирования. Указанные информационные и цикловые комбинации поступают на вход блока 12 фазирования и через схему И 14 - на вход регистра 15 сдвига. После дещифрирования кодовой комбинации циклового фазирования на щицу «Сброс распределителя 8 с выхода блока 7 через элемент И 4 поступает сигнал начальной установки. Одновременно этот же сигнал поступает на вход триггера 2, который переводится в другое состояние и сигналом с своего выхода запрещает повторное фазирование распределителя 8. После проверки блоком 18, схемой ИЛИ 19 и триггером 23 записанной в регистре 15 кодовой комбинации на соответствие закону кодопреобразования, а также преобразования результата проверки элементами И 20 и 21 элементом ИЛИ 22 в соответствии со значениями коэффициентов преобразующего полинома, заданных потенциалами на входах элементов Р1ЛИ 16 и 17, с выхода триггера 9 через элемент 11 поступает сигнал разрешения исполнения кодовой комбинации, которая затем считывается через схему И 24.

Совпадение момента считывания определяется положениями делителя 13 блока 12 и распределителя 10. При соответствии цикловых фаз декодирующего устройства и поступающей на его вход информации сигнал разрещения исполнения с выхода элемента 11 подается на считывающий вход счетчика 1 через элемент 6 И, на второй вход которого поступает сигнал запрета с выхода элемента НЕ 3, в реззльтате счетчик 1 удерживается ъ нулевом положении.

При неправильной цикловой фазе с выхода триггера 9 через элемент И 5 на записывающий вход счетчика 1 поступают сигналы обнаружения ошибок. При накоплении определенного числа ошибок с выхода счетчика 1

на вход триггера 2 поступает импульс, который переводит его в другое состояние, что, в свою очередь, приводит к тому, что со второго входа элемента И 4 снимается сигнал запрета повторного фазирования. После приема очередной комбинации циклового фазирования с выхода блока 7 через элемент И 4 на вход «Сброс распределителя 8 подается сигнал повторной его установки в исходное состояние, а сигнал запрета с выхода триггера 2 подается на вход элемента И 4, запрещая ложное фазирование распределителя 8.

Формула изобретения

Устройство для декодирования циклических

кодов по авт. св. 317066, отличающееся тем, что, с целью повышения помехоустойчивости, введены реверсивный счетчик, дополнительный триггер, элемент НЕ, первый, второй и третий элементы И, при этом выход блока

декодирования подключен к входу «Сброс распределителя тактов через первый элемент И, к второму входу которого подключен выход дополнительного триггера, один вход которого соединен с входом «Сброс распределителя

тактов, а другой, вход - с соответствующим выходом реверсивного счетчика, к входу записи которого подключен выход считывающего триггера через второй элемент И, к двум другим входам которого подключены соответствующие выходы распределителя тактов и распределителя импульсов, а вход считывания реверсивного счетчика соединен с входом разрешения исполнения команд блока совпадения через третий элемент И, к другому входу которого подключен нулевой выход реверсивного счетчика через элемент НЕ.

Источник информации, принятый во внимание при экспертизе:

1. Авторское свидетельство СССР № 317066,

М. Кл.2 G 06F 11/10, 1969, (прототип).

Вход

Вб1ход