Декодирующее устройство Советский патент 1986 года по МПК H03M5/08 

11

Изобретение относится к вычислительной технике, может применяться, например, для декодирования сигналов в волоконно-оптических линиях связи и измерителях коэффициента ошибок, и является усовершенствованием изобретения по авт. ев . № 112708Цель изобретения - расширение функционал ьных возможностей путем снижения частоты синхронизации на предельных частотах декодирования М-последовательностей.

На фиг. 1 приведена функциональная схема декодирукщего устройства; на фиг. 2 - временные диаграммы -его работы.

Декодирующее устройство состоит из первого, вторЪго и третьего триггеров 1-3, элемента ИЛИ 4. и ра 5 по модулю два, первый вход кото рого объединен с входом синхронизаци первого триггера 1 и является тактовой шиной устройства, второй.вход является входом управления устройства а выход подключен к входам синхронизации второго и третьего триггеров 2 и 3, выходы которых соединены с входами элемента ИШ 4, выход которого является выходом устройства. Информационные входы первого и второго триггеров 1 и 2 являются соот- .ветствующими входными шинами устройства. Выход первого триггера 1 соединен с информационным входом третьего триггера 3. Первая и в -орая входные шины служат для подачи прямого и инвертированного входного сигналов Информация и Информация

Работа декодирующего устройства основана на свойстве М-последовательностей: в|дборка из М-последова- тельности с периодом дискретизации Т значений отстояпщх одно от другог на 2 Т тактовых интервгшов дает М-последовательность с теми же структурными свойствами,, Таким образом можно декодировать импульсные значения кодовой последовательности Т, Допустим, что максимальная частота преобразования равна , а задержка г;умматора 5 по модулю два ориентировочно равна 1 /2Гд|, . В соответствии со свойством М-после довательности можно декодировать не каждый тактовый интервал, а значения последовательности в пределах тактового интервала, равного Т, отстоящие одно от другого на величину равную .

. 1

На основании анализа двух строб- выборок с частотой следования F /2 определяют единичное или нулевое значение М-последовательности. Если

екодируют последовательности (kT), то значение первообразной М-последовательности определяют на основании оценки значений S.(2 kT) и Si.24T). /

rs,()r(S(kT)}.)

ls2.()r|;s(kT) S( - -2ЧТ) где Гfs(kT)| - функциональное преобразование исходной последовательности S(kT) , в результате которого формируется код CMI; S(t) - функция Дирака;

(kT) 1 когдаЗ,(2Чт) VS2()l lo когда S, (2 kT) ЛЗ(2Чт)0.

Если исходная кодовая последова-i тельность S(kT) имеет структуру, представленную на фиг. 2q, принцип образования кода CMI заключается в следукядем:. каждое последующее значение этой последовательности передается чередукщимися импульсами положительной или отрицательной полярности J, длительность которых равна Т а каждое нулевое значение - импульсами положительной и отрицательной полярности, длительность каждого, из которых равна Т/2.

Если сигналы Информация и Информация имеют структуру, представленную на фиг. 26, 2В, их значения считываются тактовыми сигналами и в . дискретном автономном времени 1, 2 , ..., п и 1, 2, ..., п, которое соответствует дискретам 2 -kT. В результате этого на выходе триггера 2 находится последовательность импуль - сов, представленная на фиг. 22, а на выходе триггера I - последовательность импульсов, представленная

на фиг. 2(1. Последовательность импульсов с выхода триггера 1 подвязывается к дискретному автоматному времени 1 ,2 , ... , п . Последовательности с выходов триггеров 2 и 1

суммируются при помощи элемента ИЛИ 4, в результате чего формируется низкочастотная копия сигнала S(kT) (фиг. 2е) . В этом случае на в ход управления сумматора 5 по модулю

два Подается управляющий сигнал уровня логического О. Если на вход сумматора 5 по 1 |одулю два поступают тактовые сигналы u(t), тогда на выходе сумматора 5 по модулю два на- ходится сигнал u,(t)

- u,(t)ua+tr, где Т - задержка на распространение сумматора 5 по модулю два. Для нор- мапьной работы декодирующего устройства необходимо, чтЬбы эта задержка была ориентировочно равна l/2F, .

При частоте дискретизации на управляющий вход сумматора 5 по модулю два подается сигнал управления, соответствующий уровню логической 1. В этом случае Т . Поэтому Можно считать, что u(t) u(t), т.е. на входы синхронизации первого триггера 1, второго и тьего триггеров 2 и 3 тактовое сигналы поступают в противофазе. даря этому на выходах первого или второго триггеров 1 и 2 единичный сигнал появляется тогда, когда на вход соответствующего из них поступают импульсы длительностью Т. В третьем триггере 3 происходит задержка си1 налов первого триггера 1 на Т/2. .С выхода элемента ИЛИ 4 снимается декодированный сигнал.

Для того, чтобы обеспечить нормалное функционирование декодирукщего устройства, необходимо совместить во времени сигналы Информация и фронты тактовТых сигналов (фиг. 23)

1, 2, ... п таким образом, чтоб фронт тактового сигнала совпал во времени с отрицательным сигналом нулевой посыпки длительноет ю Т/2. При этом фронт тактового сигнала . 1 , 2, ..., п должен совпадать во времени с нулевой посылкой длительностью Т/2 сигнала Информация. Выполнение этого условия достигается совмещением сигналов Такт на выходе устройства и Информация таким образом, чтобы были выполнены перечисленные указанные условия. В изме- рителя Х коэффициента ошибок эта операция вьтолняется автоматически по определенному алгоритму.

Формула изобретения

Декодирующее устройство по авт. св. № 1127.089, отличающееся тем, что, с целью расширения функциональных возможностей путем снижения частоты синхронизации на предельных частотах декодирования М-последовательностей, в него введен сумматор по модулю два, первый вход которого объединен с входом синхронизации первого триггера, второй вход является входом управления устройства, а.выход подключен к входам синхронизации второго и третьего триггеров.

/ г З /;

wwt

S i S f /о t2

lUhmflrtf

/ (г- J «

f 7

Jiih

yT Fir-Ul|f- ff,

II

i

L

Изобретение является усовершенствованием изобретения по авторскому свидетельству № 1127089 и позволяет расширить функциональные возможности устройства путем снижения частоты синхронизации на предельных частотах декодирования М последовательностей. Декодирующее устройство содержит три триггера.1, 2, 3, элемент ИЛИ 4 и сумматор 5 по модулю два, один из входов которого является входом управления устройства. На предельных частотах на этот вход подается логический нуль и тактирование второго и третьего триггеров 2, 3 осуществляется с задержкой относительно первого триггера 1. На низких чвстотах на вход управления подается логическая единицаJ при этом тактирование второго и третьего триггеров 2,3 осуществляется в противофазе по отношению к первому триггеру 1. 2 ил. § (Л с ISD 4 00 1Ч 0tf.

.S ВНИИПИ Заказ 3614/56 Тираж 816

Подписное

Произв.-полигр. пр-тие, г, Ужгород, ул. Проектная, 4

Подписное