Устройство для сопряжения электронно-вычислительной машины с каналами связи Советский патент 1986 года по МПК G06F13/22 

Изобретение относится к вычисли- тельной технике и может использовано в телекоммуникацио.нных системах.

Целью изобретения является уменьшение времени передачи информации.

На чертеже представлена структурная схема устройства.

Устройство содержит узел 1 коммутации , поеледовательно-параллельньш преобразователь 2 последовательного кода в параллельный и обратно, буферную память 3, узел 4 управления коммутацией -каналов, счетчик 5, распределитель 6 импульсов, коммутатор 7 памяти, первый триггер 8, второй триггер 9, регистр 10 управпения, первый элемент- И 11, элемент ИЛИ 12, третий триггер 13, второй элемент И 14, третий элемент. И 15, элемент 16 задержки, передающие и приемные вход и выход 17 каналов связи, информационные вход и выход 18 ЭВМ, выход 19 разрешения передачи -ЭВМ, выход 20 такто- вбй частоты ЭВМ, выход 21 запуска ЭВМ, вход 22 сигнализации режима ЭВМ .выход 23 выбора страницы ЭВМ.

Устройство работает следующим образом.

Регистр 10 управления подразделяется на части, каждая из которых со- - ответствует определенному номеру канала связи, а каждому позиционному разряду - страница в буферной памяти 3. Все разряды регистра 10 при помощи распределителя 6 импульсов пос- ледовательнр опрашиваются в соответствии с их приоритетами и в порядке их нумерации. При записи информации .в режиме обмена в регистре 10 записывается код, соответствующий режиму обмена. Если, например, в буферной памяти 3 содержится К. страниц для А/ каналов связи, то объем регистра 10 по режиму обмена должен содержать iC А/ разрядов, причем каждая л/-я .часть его вьщеляется узлом 1, как прнадлежащая к режиму обмена только в одном канале; В один канал связи считывается информацией со всех сторон буферной памяти, которым соответствовали единицы в регистре 10. Подключение той или иной страницы буферной памяти осуществляется через коммутатор 7. Преобразование сообщения осуществляет преобразователь 2 по тактовым импульсам.

В режиме обмена информацией сигнал обращения к устройству поступает на

5

0

5

0

5

0

5

0

5

триггер 9. Тактовый импульс через элементы И 11 и 15 подается на распределитель 6 импульсов и опращивает первый разряд регистра 10. Если в этом разряде регистра записан О, то состояние элементов устройства не меняется и следующий тактовый импульс поступает на опрос следующего разряда регистра 10, Если же записана 1, то сигнал с регистра 10 подается на дешифратор 7 для подключения соответствующей страницы буферной паЫяти и через элемент ИЛИ 12 переключает триггер 13 в нулевое с остояние. При этом следующие тактовые импульсы через элемент 16 задержки и элемент И 14 поступают на счетчик 5. С первого выхода счетчика сигналы подаются на вход преобразователя 2. После завершения преобразования сообщения с второго выхода счетчика 5 снимается сигнал, который через элемент ИЛИ 12.. .переключает триггер 13 в единичное состояние.

Схема И 14 открывается, и тактовые импульсы снова поступают через - распределитель 6 импульсов на опрос регистра 10. Таким путем последова-- тельно опрашивается весь регистр 10 и в каждьй канал считывается информация с заданных, страниц буферной .памяти. В режиме приема информации работает триггер В, который через узел 4 подключает кана|1Ы связи к преобразо- вателю 2, Запись информации в буферную п 1мять осуществляется также в соответствии с информацией на регистр 10 о режиме обмена. В этом случае в каждьй разряд регистра 10 должна быть записана ,

По окончании приема или передачи информации свывода распределителя импульсов снимается сигнал, который поступает на триггер 9 и переводит его в нулевое состояние. В этом слу-- чае на выходе 22 формируется сигнал Готовность. Таким образом, при обращении к устройству все разряды управления опрашиваются тактовыми импульсами,, причем если из регистра управления считывается О, то очередным опроса является очередной ,тактовый импульс, если 1 - то очерер;ной сигнал опроса формируется через ийтервал времени, равный времени преобразования страницы. Это приводит к уменьшению времени преоб- разования информации в буферной памяти.

Формула изобретения

Устройство для сопряжения элект- ронно-вычислительной машины ,с каналами связи, содержащее узел коммутации, преобразователь последовательного ко- s да в параллельный и обратно, буферную память, дешифратор , узел управления коммутацией каналов, регистр управления, первый, второй триггеры, первый элемент И, причем 10 первые информационные вход и выход у зла коммутации соединены соответст- венно с передающим и приемным каналами связи, вторые информационные вход и выход узла коммутации с оединены 15 соответственно с первыми информационными выходом и входом преобразователя последовательного кода в параллель- ньй и обратно,вторые информационные вход и выход которого соединены соот-20 ветственно с первыми информационными выходом и входом, буфер ной памяти, вторые информационные вход и выход которой соединены соответственно с информа-ционными выходом и входом 25 электронно-вьгаислительной машины (ЭВМ), вход выбора канала узла ком- мутации соединен с выходом узла управления коммутацией каналов, вход разрешения приема и вход выбора кана-зо ла которого соединены соответственно с- выходами первого триггера и регистра управления, информационньй вход которого и счетный, вход первого триггера соединены соответственно с выходами адреса и разрешения приема ЭВМ, выход регистра управления соединен с входом дешифратора адреса, выход которого подключен к адресному входу

35

s 0 5 0 5 о

.

буферной памяти, единичный вход второго триггера соединен с выходом запуска ЭВМ, единичный и нулевой выходы второго триггера подключены соответственно к первому входу первого элемента И и к входу сигнализации режима ЭВМ, второй вход первого элемента И соединен с тактирующим выхо- дсэм ЭВМ, отличающееся тем, что, с целью уменьшения времени передачи информации, в него введены элемент ИЛИ, второй, третий элементы И, третий триггер, счетчик, 3S}.e- нент задержки, распределитель импульсов, причем выход регистра управления подключен к первому входу элемента ИЛИ, второй вход и выход которого подключены соответственно к. информационному выходу счетчика и счетному входу третьего триггера, единичньш и нулевой выходы которого подключены к первым входам соответственно второго и третьего элементов И, вторые входы которых подсоединены соответственно к выходу элемента задержки и к вькоду первого элемента И, выходы второго и третьего элементов И соединены соответственно со счетным входом счетчика и входом распределителя импульсов, первый и второй выходы которого подключены соответственно к синхронизирующему входу регистра управления и к нулевому входу второго триггера, выход первого элемента И соединен с входом элемента задержки, выход переноса счетчика соединен с входом разрешения преобразователя последовательного кода в параллельный и обратно.

Редактор М.Циткина

Составитель С.Бурухин .

Техред М.Ходанич Корректор С.Шекмар

Заказ 3919/52

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Изобретение относится к области вьиислительной техники и может быть использовано в телекоммуникационных .системах. Целью изобретения является уменьшение времени преобразования информации, содержащейся в буферной памяти. Устройство содержит узел коммутации, преобразователь кода, буферную память, узел управления коммутацией каналов, счетчик, распределитель импульсов, коммутатор памчти, первый, второй, третий триггеры, регистр управления, первый,.второй, третий элементы И и элемент задержки. Устройство за один сеанс связи обеспечивает прием или вьщачу всей информации в каналы связи. 1 ил. to 4: 4 О)