Устройство для отображения информации Советский патент 1986 года по МПК G09G1/16 

ч, ivrcioou DJVOK 6 памяти, син- ератор 7, делгифратор 8, первьм

(-;. т. лг я:;1(С :ниг: : редча значек для с;ом..ч:: ло, -;ач да:.-.г;: и дaннь JИ между -vpor.;-; jpoM содержит ре- j lTCT,:: .: pi-:c- .v.:; к передачи инфор- ма 0 i :, ,е ;--ор л :;редназна,чен для ottnf: :;-::-К ; Г f фог ч дпч;, участвующйй в .обмене Mc:r;;:f;, блскогч сопряжение с ЭВМ м .- 3 ая.:я гк, 1Ю микрокомандам хрг1.. :;о втором блоке 6 памяти с си}1хро ; -л лпцяей от элемента. И 11. G.iiox па. л 7л тфедназначен для обмена (грлга1шгк (код симвсета, адрес отоб ражег кя) - тродеесором 2 по командам от него и сг-лГ налз пг ерывания регене133дит.- от элемаггга И 9, а также для храленля if-f вьщачи : :ада :;и 5вoдa на ге дера 1Ч-р 4 спмво.лов в соответствии с адресом стобрг1жен;г :я от синхрогенера- тор 7 . Гс-ларатор 4 символов пред- rjasac fVGii Л.)/-: лреоСоазоваиия кода сим зола, ссс угисо:1,с.со от б.пока 3 памя ти и ко7д:. сг::сх-;;с и ко.по -гки в матрице раз.гг;;скои:-;я- млмво.па, поступающего от сик.грогс срсто;;.:а /, з видеосигнал и вьиа;.1И ai u .::л кндихагор 5, Индика-

тор -I ;:po; Jia3iic :e:: для ареобразова-- ник з1-.(дес сиг1:1алоя. юсгупающих от ск;у; зол.о.З;, си сигналов .: i;o--; -.oiA ;;к нкрсакзадни,, .: О . син.;-;;ооге ератора 7,, 8 BTjp, ;i- ображс/ти- : и содержит ЭЛТ вкдсоус Х:..гг..,.-,ъ л блок разнерток (не МЛО.К 6 па1- .ятп предназка-- ;гйп:чя и выдачи кодов лик- poKCiMaHp, а Trjojjeccop 2 и депсифра- тор о н в соотпетс г .вик: с адресом, пос 3 Г а:о:ч,1:м о с ai:io ,:;aiJCoDa 2, Синхро- гег срятсо ;.:15еднаонач:ен тетя син- хрот- задс з. . б. и эле- мектчл р л i -: ;з}г. :зу;х .;. -13 стабили- зирояаиносо ,:з;:кехг:1-:; , делителей часзч;), л ф..ал-1ироват.:;.г.ей кмил льсов (че токазал / . Леш г :иЗ атор 8 предназ-

.5

--

5

;чалег1: р,ля Еыде.пения макрокоманд, трс- буюпгих обращения процессора 2 к блоку 3 ламя 1 И и формирования снгна- .яа об1:1ащения к памяти (ОП) и выдачи его на элементы 9 и 10. Элемент И 9 предназначен дня формирования сигнала пр€;рывакия регенерации (ПР) по сиг налу Oil, поступающему от деигафра- тора 8., и сигналу обратного хода paaeepiTKH индикатора (ОХ) , поступающему ОТ синхрогенератора 7, и выд.а- чн его в блок 3 памяти 3 и триггер 10. TpHpreip 10 (И8--триггер) предназначен- для формирования сигнала б.покировки ароцесс-.ора (БЛК) по сигналам ОП и ПР, Э1 емент И 11 предназначен для формртрования сигналов синхронизащ1и процесс:ора 2 ио синхроимпульсам (СИ) , посту;г агащим от синхрогенератора 7, и сигнгиту БЛК„ поступающему от триг- г ср а О,

стройство работает следуюг1(им образом,

И.нф(рмапия, хранящаяся в блоке 3 памят:к,; через генератор 4 символов поступает :з индикатор 5 для отобра- ж:е.ия, (;инхр огенератор 7 выдает на индикгп ор .5 сигналы кадровой и строчной С1- 11Хронизадии, на генератор 4 скмво.лов строки и колонки в мат- рин.е рЕ13ложени51 символов, и в блок 3 памяти - адрес отображения. Этим обеспе-чивается регенерация отображаемой ):ь;формадии на индикаторе 5 с часто гс й кадровой развертки в соот- зетст1:1 :и с код.ами символов храня- циикся: в блоке 3 памяти, и формой CHMBGJ::CB,, задаваемой генератором 4 символов,. При .этом за период кадровой рй.;:вертки пос.иедовательно опра- игиваются все ячейки блока 3 памяти, каждая из которых соответствует оп- релелерному зна.к-оместу на экране индикатора 5., Лереключение блока 3 п.амятк из режима регенерации в режим обмена информа.дией с продессо- РОГ- 2 производится сигналом прерывания регенерагдии ЛР от элемента И 9. Во время o6rvieHa информацией между -. стройстЕюм и ЭВМ блок 1 сопряжения р;зинимает от ЭВМ команды и в соответствии с этими командами принимает от ЭВМ и передает процессору 2 или пpини Jaeт от процессора 2 к передает в ЭВМ информацию, участвующую в обмене. Но команде, поступающей из бло- .ка 1 сопряжени. с ЭВМ, процессор 2 вычисляет и вьщает начальньн адрес соответствующей микропрограммы в 3

блок 6 памяти, получает от блока 6 памяти код микрокоманды и начинает обработку информации в соответствии этой микропрограммой (вычисление последующего Адреса микрокоманды для передачи его в блок 6 памяти, вычисление адреса отображения информации для передачи его в блок 9 памяти, прием информации от блока 1 сопряжения с ЭВМ или блока 3 памяти, пре- образования принятой информации, передача результатов преобразования в блок 1 сопряжения или блок 3 памяти). Адрес микрокоманды изменяется сигналом синхронизации от элемента И 11. При поступлении микрокоманды, требующей обращения процессора 2 к блоку 3 памяти, дешифратор 8 формирует сигнал ОП, который устанавливает триггер 10 в нулевое состояние. Вырабо- тайный триггером сигнал БЛК блокирует прохождение синхроимпульса СИ через элемент И 11 на процессор 2,прерывая дальнейшее выполнение микропрограммы. Такое состояние будет со- храняться до прихода от синхрогене- ратора 7 сигнала обратного хода развертки индикатора (ОХ). По сигналу ОХ элемент И 9 формирует сигнал прерывания регенерации ПР, которым раз- решается обмен информацией между процессором 2 и блоком 3 памяти и устанавливается в единичное состояние триггер 10. При этом снимается блокировка с элемента И 11, разрешается формирование сигналов синхронизации процессора 2, дальнейшее вьтол- нение микропрограммы и переключение блока 3 памяти в режим регенерации. Таким образом обеспечивается выпол- нение микрокоманд, не требующих обращения процессора 2 к блоку 3 памя128

ра, и только .микрокоманды, требующие обращения к блоку 3 памяти, выполняются во время обратного хода развертки индикатора.

Формула изобретения

Устройство для отображения информации, содержащее блок сопряжения, первый вход-выход которого является выходом-входом устройства, второй вход-выход которого соединен с первы выходом-входом процессора, второй вход- йыход которого подключен к выходу-входу первого блока памяти,вход и первый выходы прецессора соединены соответственно с выходом и входом второго блока памяти, выход первого блока памяти соединен с первым вхо- дом генератора символов, второй вход которого соединен с первым выходом синхрогенератора, в.ыход генератора символов подключен к блоку индикации соединенному с вторьм выходом синхрогенератора, третий выход которого подключен к первому входу первого блока памяти, отличающее- с я тем, что, с целью повьшения быстродействия, оно содержит первый элемент И, первый вход которого соединен с четвертым выходом синхрогенератора, а выход - с вторым входом процессора, и последовательно соединенные дешифратор, вход которого подключен к выходу второго блока памяти, второй элемент И, второй вход которого подключен к пятому выходу синхрогенератора, а выход - к второму входу первого блока памяти, и триггер, второй вход которого подключен к выходу дешифратора, а выход триггера подключен к второму входу первого элемента И.

Изобретение относится к области вычислительной техники и может быть использовано при проектировании устройства отображения информации. Цель изобретения - повышение быстродействия устройства, которая достигается введением первого и второго элементов И, триггера, дешифратора и функциональных связей, что обеспечивает вьтолнение микрокоманд, не требующих обращения процессора к первому блоку памяти, независимо от развертки индикатора, и только микрокоманды, требующие обращения к первому блоку памяти, вьшолняются во время обратного хода развертки индикатора. 1 ил. i (Л N9 42ь to 00

Редактор В.Иванова

Составитель С.Гришан Техред О.Гортвай

Заказ 4004/43Тираж 455 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

Корректор Г.Решетник