Аналого-цифровой преобразователь Советский патент 1986 года по МПК H03M1/52 

Изобретение относится к измерительной технике, в частности к ин- тегрирую 1щм аналого-цифровым преобразователям.

Цель изобретения - повышение ности. .

На фиг, 1 приведена функциональная схема устройства; на фиг. 2 - временные диаграммы его- работы.

Устройство содержит источник 1 эталонного напряжения, источник 2 из- .меряемого напряжения, замыкающие ключи 3-7, интегратор 8, включающий операционный усилитель 9, конденсатор 10, размыкающий ключ 11, замыкающий ключ 12j замыкающий ключ 13, размы- ключ 14, компаратор 15, ключ. 16 управления, выполненный на дешиф- раторе 17, D-триггерах 18 - 20, преобразователь 21 интервала.времени в код, выполненный на генераторе 22 .импульсов, реверсивном счетчике 23 импульсов. ..

На временной диаграмме обозначено; 24 -- напряжение на выходе интегратора 8; 25 - напряжение на .выходе компаратора 15, 26 и 27 - напряжения на втором и третьем выходах реверсивного, источника 23i 28 - 30 - напряжения на выходах D-триггеров 18 - 20, 31 - напрялсение на первых выходах реверсивного источника 23.

Устройство работает следующим образом.

В начале измерительного цикла или в конце предыдущего цикла D-триггеры. 18-20 устанавливаются в нулевое состояние. С выходов этик триггеров поступают команды управления на дешифратор 17, который.замыкает замыкающие ключи 4 и 7, а ключи 3 - 6 - разомкнуты,. реверсивньц1 счетчик. 23 установлен в режим сложения.

Под действием измеряемого напряжения и на входе интегратора .8 конденсатор 1C заряжается током i, пропорциональным в. течение фиксированного интервала времени (t -t , фиг. 2), за это время счетчик 23 отсчитывает количество импульсов N /2 и с его выхода в момент t поступает команда на С-вход D-триггера 18, с выхода которого в свою очередь поступает команда на дешифратор 17 и управляющие входы ключей .11-14.. Ключи 3, 4 и 7, 11 и 14 paз йцcaютcя, ключи 5 и 6, 12 и 13 замыкаются, в результате чего полярность измеряемого напряжения U меняется на противоположную, но поскольку конденсатор 10 также реверсируется ток заряда ij, знака не меняет и конденсатор

10 продолжает заряжаться .до момен-

та t (фиг. 2). При этом напряжение

.дрейфа нуля операционного усилителя

9 и постоянная составляющая помехи

на входе в первую половину первого

такта суммируются с U, а во вторую половину первого такта (-) - вычитают (фиг.2, интервалы времени

t и t и

5

t - t соответственно), t (фиг. 2) начинается

В момент второй такт интегрирования

5

Счетчик

23 отсчитывает N импульсов (окончанием отсчета Nj, и определяется момент t.j) и с его третьего выхода поступает команда на С-вход D-триг0 гера 19, который устанавливается в единичное состояние (фиг.2). С выхода D-триггера 19 поступает команда на дешифратор 17, который замьжает ключ 3, подключающий источник 1 эта5 лонного напряжения к входу интегратора 8 и размыкает ключи. 4-7.

Счетчик 23, отсчитав N импульсов, устанавливается в нулевое состояние (фиг.2),. Реализуется это либо подбо0 ром значения N , равным емкости счетчика, либо построением счетчика со . сбросом в О при достижении числа N (зада.нного заранее), либо предвари- ; тельным сбросом счетчика в начале цикла в состояние, определяемое .емкостью счетчика 23 за вычетом числа N,, .

За время второ.го такта ( , фиг. 3) интегрируется эталонное напряжение . Конденсатор 10 разряжает- .ся до нуля, что фиксируется компара- тором 15 в момент t. (фиг. 2). Время второго такта Т, пропорциональное измер.яемому напряжению U, преобра- , зуетс.я блоком 21 .в код(1Га выходе Nj). Б момент t с компаратора 15 поступает команда на С-вход D-триггера 20, устанавливая D-триггер 20 в единичное состояние (фиг. 2). С выхода D-триггера 20 поступает команда

на вход реверса реверсивного счет чика 23, которьм начинает работать

на вычитание (фиг.2), а также на

R-вход D-триггера 18, который этой

5 командой устанавливается в нулевое состояние. С выхода D-триггера 18 ; команда поступает на дешифратор 17 и управляющие входы ключей 11-14.

0

Ключи 3, 12 и 13 размыкаются, ключи 5 и 7, 11 и 14 замыкаются. Таким образом, в момент t (фиг. 2) вход интегратора 8 подключается к шине нулевого потенциала, а конденсатор 1,0 интегратора 8 вновь реверсируется, что позволяет дополнительно компенсировать погрешность срабатывания компаратора 15 по уровню входного сигнала отличному от нуля.

. Процесс интегрирования за два такта описывается соотношением

-(и„+ди.р +iUj 1-.+ (-U,,p +JUJ АР

ДР

-(иэт+лидр) Т, 0, (1)

где iУдр- дрейф нуля;

и - постоянная составляющая

помехи на входе; Т - постоянньй интервал времени. После преобразования (1) получаем

U,T,-H.(, )

Т 0.

Для компенсации ошибки aU.pT. измерительный цикл дополняется тактом Tj интегрирования нулевого потенциа- ла (интервал t - tj, фиг. 2) по времени Т Т .

В устройстве коррекция реализу- .етоя следующим образом.

Интервал времени коррекции Tj формируется реверсивным счетчиком 23, набравшим к моменту t (фиг.2) значение N. За время t - t(фиг.2) реверсивный счетчик 23 считает в обратном направлении от до О, нормируя при зтом интервал Tj Т.

В момент t замыкаются ключи 5 и 7 подключая вход интегратора 8 к шине нулево го потенциала. За интервал

времени Т,

(t,- t,-.

фиг. 2), равньш

Т., инт егрируется дрейф нуля, при- веденньш к входу операционного усилителя 9, и в момент t на конденсаторе 10 накапливается корректирующее напряжение, равное ди.рTj

-дидрТ,,

Момент tj в схеме определяется нулевым состоянием реверсивногосчетчика 23, при этом на; третьем входе реверсивного счетчика 23 появляет1 .Аналого-цифровой преобразовател содержащий интегратор, вьшолненный на операционном усилителе, конденсаторе, первом и втором замыкающих ключах, первом и втором размыкающих ключах, выход операционного усилителя через первый замыкающий ключ

ся короткий импульс, который устанав-55соединен с первой обкладкой конденливает D-триггер 19 в нулевое сое-сатора и выходом первого размыкаюгояние, С выходе D-триггера 19 сиг-щего ключа, вход которого через второй

нал поступает на R-вход D-триггеразамыкающий ключ соединен с второй об

12463764

20, устанавливая его также в нулевое состояние.

Кроме того, с выхода D-триггера 19 сигнал воздействует на дешифра- 5 тор 17 и замыкает ключ 4, размыкая ключ 5 (при этом ключ 7 замкнут, ключи 3 и 6 разомкнуты). Таким образом, устройство подготовлено к последующему измерительному циклу to окончанием предьщущего.

Связь с выхода D-триггера 19 с R-входом D-триггера 20 позволяет блокировать срабатывание триггера 20. по неинформативным (ложным) сигналам 15 с компаратора. 15.

На этом заканчивается рассматриваемый и начинается последующий цикл преобразования (измерения), при этом остаточное (корректирующее) 20 напряжение на конденсаторе 10 суммируется с напряжени ем заряда конденсатора в первом такте нового цикла. Результат измерения .(преобразования) определяется вьфажением

25

30

идрТ, О.(3)

и.т,+. (и,, - ли)-т +

После приведения получается

(4)

-и. Т,

+ и, т, о

или

Т -- и 5 ,

(5)

Из (5) очевидно, что значение Т (а следовательно, и N 2 на выходе Np( сче.тчика 23) не зависит от .iU.p

и AUn.

Таким образом, за счет компенса- ции напряжения смещения (и дрейфа) во всем диапазоне измерения и подавления постоянной составляющей помехи предлагаемое устройство обла- дает высокой точностью.

Формула изобретения

1 .Аналого-цифровой преобразователь, содержащий интегратор, вьшолненный на операционном усилителе, конденсаторе, первом и втором замыкающих ключах, первом и втором размыкающих ключах, выход операционного усилителя через первый замыкающий ключ

кладкой конденсатора и выходом второго размыкающего ключа,вход которого соединен с выходом операционного усилителя, управляющие входы первого и второго замыкающих ключей и первого и второго размыкающих ключей соеди,нены с первым выходом блока управления, первьй вход которого соединен с выходом компаратора, источ ник эталонного напряжения, выход которого через третий замыкающий ключ соединен с входом интегратора управляющий вход третьего замыкающего ключа соединен с вторым выходом блока управления, источник измеряемого напряжения, преобразователь интервала времени в код, первые выходы которого являются выходными

шинами.

отличающийся

тем, что,, с целью повышения точности в него введены четвертый, пятый, шес той и седьмой замыкающие ключи, блок управления выполнен на дешифраторе и трёх D-триггерах, в интегратор ввв ден резистор, первьй вывод которого объединен с входами операционного усилителя и первого размьжающего ключа, второй вывод резистора являет ся входом интегратора и соединен с выходами четвертого и пятого замыкаю щих ключей, вход четвертого замыкающего ключа соединен .с первым выходом источника измеряемого напряжения и выходом шестого замыкающего ключа, вход пятого замыкающего ключа соединен с вторым выходом источника измеряемого напряжения и выходом седьмого замыкающего ключа, вход которых объединен с входом шестого замыкающего ключа и являются общей шиной, управляющие входы четвертого, пятого шестого и седьмого замыкающих.ключей

463766

соединены соответственно с первым, вторым третьим и четвертым выходами дешифратора, пятый выход которого является вторым выходом блока управ5 ления., первый вход дешифратора и D-вход первого D-триггера объединены, соединены с выходом второго D-триггера и являются первым выходом блока управления, второй вход де10 шифратора объединен с R-входом третьего D-триггера и соединен с выходом первого D-7Pиггepa, R-вход которого является общей шиной, вход третьего D-триггера является первым входом

15 блока управления, а выход соединен с входом преобразователя интервала времени в код и R-входом второго D-триггера, входы второго и первого D-триг- геров соединены соответственно с вторыми и третьик выходами преобразо20

5

0

5

0

вателя интервала времени в код, а D-входы второго и третьего D-тригге- ров, объединены и являются шиной логической единицы, причем вход компаратора соединен с выходом операционного усилителя,

2. Преобразователь .по п. 1, о т- л.ич а ющи и с я тем, что преобразователь интервала времени в код на генераторе импульсов и реве рсивном счетчике импульсов, первьй вход которого соединен с выходом генератора импульсов, вход реверса является входом преобразователя интервала времени в код, первые выходы реверсивного счетчика импульсов являются первыми выходами преобразователя интервала времени в код, вторьи и третьим выходами-которого являются соответственно второй и третий В1)1ходы реверсивного счетчика импульсов.

Изобретение относится к измерительной технике и позволяет повысить точность преобразования. Это достигается тем, что в преобразователь содержащий интегратор 8, компаратор 15, источники 1 и 2 эталонного и измерительного напряжений, преобразователь 21 интервала времени в код, блок 16 управления, замьжающий ключ 3,. введены -замыкающие ключи 4 7, а блок 16 вьшолнен на дешифраторе 17, трех D-триггерах 18 - 20. 1 з.п.ф-лы, 2 ил. 4 CF) 0д

г, Г,

Фиг. г .