Устройство для автоматического контроля качества цифрового канала Советский патент 1986 года по МПК H04B3/46 

чик 8, блок 9 считьшания результатов измерений 9, блок памяти, блок II подключений, блок 12 отображения, формирователь 13 пороговых значений, ключи 14 и 15, блок 16 опроса, блок 17 сканирования, анализатор 18 сигнала, формирователь 19 сканирующих импульсов. Если в процессе сеанса измерений поступит сигнал занятия измеряемого цифрового канала для передачи информации (например, сигнал Вызов), то анализатор 18 сформирует сигнал Какая занят, под воздейстИзобретение отиосится к технике передачи информации по цифровым каналам и может использоваться для оперативного автоматического контроля качества цифровых каналов.

Цель изобретения - повышение достоверности при одновременном уменьшении времени контроля.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для автоматического контроля качества цифрового канала содержит входной блок 1, злемент ИЛИ 2, задающий генератор 3, делитель 4 частоты, регистр 5, блок 6 фазирования циклов, блок 7 элементов сравнения, счетчик 8, блок 9 считывания результатов измерений, блок 10 памяти, блок П подключений, блок 12 отображения, формирователь 13 пороговых значений, первый 14 и второй 15 ключи, блок 16 опроса, блок 17 сканирования, анализатор 18 сигнала, формирователь 19 сканирующих импульсов.

Устройство работает следукяцнм образом.

Блок 17 сканирования осуществляет последовательный опрос занятости каналов с помощью блока 16 опроса. Если опрашиваёмь й канал занят, то фор- мирователем 19 сканирующих импульсов формируется импульс продвижения и блок 17 сканирования переключается для опроса занятости очередного канала, а если канал свободен (иали2957

вием которого устройстпо отключается от измеряемого канала. При этом блок 6 обнаружит сбой цикловой синхронизации и сформирует соответствующий сигнал, например, Нет фазы, по которому заблокируется счетчик ошибок счетчиком 8 и прекратит работу делитель 4. Формирователем 19 сформируется импульс продвижения и блок 17 переключится для опроса занятости и подключения для измерений очередного канала . 1 ил.

0

чие в канале сигнала КК), то он подключается для измерений с помощью входного блока 1.

Последовательность кодовых комбинаций сигнала КК из цифрового.канала, подключенного для измерений, поступает на первые информационные входы блока 6 фазирования циклов и блока 7 элементов сравнения, а через первьй ключ 14 и.элемент ИЛИ 2 поступает на вход регистра 5. С выхода регистра 5 последовательность КК поступает на вторые входы блоков 6 и 7. Когда в регистр 5 правильно

5 (безошибочно) записывается кодовая комбинация (КК) и осуществляется ее цикловое фазирование, по сигналу управления с выхода блока 6 регистр 5 замыкается через второй ключ 15 в

0 кольцо и начинает работать автономно в качестве эталонного датчика КК. Кроме того, по сигналу управления с выхода блока 6 разблокируется и устанавливается в исходное состояние

5 счетчик 8 и запускается делитель 4 частоты, который начинает отсчет времени сеанса измерений путем деления сигнала с выхода задающего генератора 3.

После окончания сеанса измерений сигналом управления с выхода делителя 4 блокируется счетчик ошибок счетчиком 8, считьшается результат измерений из счетчика 8 в блок 1C памяти соответствующего канального комплекта через блок 9 и формируется формирователем 1 9 импульс продвижения.

0

5

3

под воздействием которого блок 17 сканирования переключается для опроса занятости очередного канала. В блоке 10 памяти задаются соответствующие пороговые значения сигналом с выхода формирователя 13 пороговых значений. .

Если в процессе сеанса измерений поступит сигнал занятия измеряемого цифрового канала для перодачи информации (например, сигнал Вызов), то анализатор 18 сигнала сформирует сигнал Канал занят, под воздействием которого устройство отключится от измеряемого канала. При этом блок 6 обнаружит сбой цикловой синхронизации и сформирует соответствующий сигнал, например, Нет фазы, по которому заблокируется счетчик ошибок счетчиком 8, и прекратит работу (заблокируется) делитепь 4, Формирователем 19 сформируется импульс продвижения и блок 17 переключится для опроса занятости и подключения для измерений очередного канала. После подключения очередного канала для измерений повторяется алгоритм фазирования, ведения анализа качества канала и считьшания результатов за сеанс измерения в блок 10 памяти, а из него через блок П-в блок 12 отображения.

J

Формула изобретени

Устройство для автоматического контроля качества цифрового канала, содержащее последовательно соединенные входной блок, блок элементов сравнения и счетчик, первый ключ, информационный вход которого соединен с выходом входного блока, блок фазирования циклов, первый вход которого соединен с выходом входного блока, блок отображения, последоваСоставитель Е. Голуб Редактор А. Козориз Техред И. Верес

Заказ А632/58 Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

10

5

529574

тельно соединенные задающий генератор, делитель частоты и формирователь сканирующих импульсов, отличающееся тем, что, с целью 5 повьшения достоверности при одновременном уменьшеьгии времени контроля, в него введены формирователь пороговых значений, анализатор сигнала, вход которого соединен с выходом входного блока, последовательно соединенные блок сканирования, вход которого соединен с выходом формирователя сканирующих импульсов, и блок опроса, управляющий вход которого соединен с выходом анализатора сигнала, последовательно соединенные блок считывания результатов измерений, тактовьв вход которого соединен с выходом делителя часто- 20 ты, блок памяти и блок подключений, выход которого подключен к входу блока отображения, последовательно соединенные второй ключ, элемент ИЛИ, второй вход которого соединен с выходом первого ключа, и регистр, второй вход и выход которого соединены соответственно с выходом задающего генератора и объединенными вторыми входами блока фазирования циклов и блока элементов сравнения, выход блока фазирования циклов подключен к управляющим входам первого и второго ключей, счетчика и делителя частоты, выход которого подключен к входу сброса счетчика, выход которого подключен к информационному входу блока считывания результатов измерений, управляющие входы которого соединены с выходами блока опроса, соответствующие входы формирователя сканирующих импульсов и входного блока соединены с выходами блока сканирования и выходами блока опроса, управляющий вход блока памяти соединен с выходом формирователя пороговых значений.

25

30

35

40

45

Корректор Л. Патаи

Изобретение относится к технике передачи информации. Цель изобретения - повышение достоверности при одновременном уменьшении времени контроля. Устройство содержит входной блок 1, элемент ИЛИ 2, задающий генератор 3, делитель 4 частоты, регистр 5, блок 6 фазирования циклов, блок 7 элементов сравнения, счет(Л С