Фазовый синхронизатор Советский патент 1986 года по МПК H03K5/135 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - расширение функциональных возможностей путем фазовой синхронизации выходной импульсной последовательности с асинхронным сигналом.

На чертеже приведена электрическая структурная схема устройства.

Фазовый синхронизатор содержит группу 1 из п триггеров, каждый из которых D-типа, коммутатор 2, выполненный в виде группы из п элементов И-ИЛИ, группу 3 из п последовательно соединенных элементов задержки, выходы каждого из которых соединены с соответствующими входами первой .группы входов коммутатора 2, причем вход первого элемента задержки из группы 1 п последовательно соединенных элементов задержки соединен с шиной 4 тактовых импульсов, с дополнительным входом первой группы входов коммутатора 2 и с D-входом первого триггера из группы 1 п триггеров, прямой выход которого соединен с дополнительным входом второй группы входов коммутатора 2 и с инверсным выходом последнего триггера из группы 1 п триггеров, С-вход которого соединен с шиной 5 асинхронного сигнала и с С-входами каждого триггера из группы 1 п триггеров. Причем выходы элементов задержки группы 2 последовательно соединенных элементов задержки соединены с D-входами соответствуюш,их триггеров из группы 1 п триггеров, инверсный выход каждого триггера из группы 1 п триггеров соединен с прямым выходом последующего триггера из группы 1 п триггеров и с соответствующими входами второй группы входов коммутатора 2, выход которого соединен с выходной шиной 6.

Коммутатор 2 выполиен в виде К двух- входовых конъюнкторов, объединенных по ин версным выходам в монтажное ИЛИ. Такое соединение допускают ТТЛ-вентили с открытым коллектором либо ЭСЛ-вентили с открытым эмиттером.

Фазовый синхронизатор работает следующим образом.

На щину 4 поступают тактовые импульсы с периодом повторения Т. Проходя через группу 3 последовательно соединенных элементов задержки, сигнал размножается на К фаз, каждая из которых отстоит от соседней на время Т/К. Эти фазы постоянно присутствуют на D-входах соответствующих триггеров группы 1. В момент прихода на объединенные С-входы триггеров группы 1 асинхронного сигнала последние устанавливаются в логические состояния, соответствующие уровням фаз сигнала с щи- ны 4 на их D-входах.

ВНИИПИ Заказ 4835/56 Тираж 816 Подписное Филиа.л ППП «Патент, г. Ужгород, ул. Проектная, 4

Рассмотрим два соседних триггера. Предположим, что на D-входе первого триггера из группы 1 в момент привязки присутствовал уровень «лог. О и он установился

в состояние «Лог. О, что соответствует уровню «Лог.1, установившемуся на его инверсном выходе. На D-входе следующего за ним триггера из группы 1 в момент привязки все еще присутствует уровень «Лог. 1«, и он установится в состояние «Лог. 1. Таким

образом, на объединенных инверсном и прямом выходах этих двух триггеров из группы 1 устанавливается уровень «Лог. 1. Особенностью распределения сигналов в устройстве в момент привязки является то, что рабочий фронт переключения сигнала с шины 4 из «Лог. 1 в «Лог. О, расположен между D-входами первого и второго рассмотренных триггеров из группы 1. Видно, что в группе 1 п триггеров в состояние «Лог.1 установится лишь одна пара объединенных

выходов. Сформированный в момент привязки уровень «Лог. i пропускает через коммутатор 2 ту фазу, рабочий фронт переключения которой из «Лог. 1 в «Лог. О наиболее близок к фронту внешнего асинхронного сигнала. Установивщееся состояние

триггеров из группы 1 сохраняется до прихода очередного асинхронного сигнала.

Формула изобретения

Фазовый синхронизатор, содержащий группу из п последовательно соединенных элементов задержки, выход каждого из которых соединен с соответствующим входом первой группы входов коммутатора, шину тактовых импульсов и выходную шину, отличающийся тем, что, с целью расширения функциональных возможностей путем фазовой синхронизации выходной импульсной последовательности с асинхронным сигналом в него введены шина асинхронного сигнала, группа из п триггеров, каждый из которых D-типа, D-вход первого из которых соединен с входом первого элемента задержки из группы п последовательно соединенных элементов задержки, с шиной тактовых импульсов и с дополнительным входом

первой группы входов коммутатора, выполненного в виде.группы из п элементов И - ИЛИ прямой выход - с дополнительным вхо дом второй группы входов коммутатора и с инверсным выходом последнего триггера из группы п триггеров, С-вход которого соединей с шиной асинхронного сигнала и С-входами каждого триггера из группы п триггеров, инверсный выход каждого из которых соединен с прямым выходом последующего триггера из группы п триггеров и с соответствующим входом второй группы входов коммутатора, выход кЬторого соединен с выходной шиной.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - расширение функциональных возможностей устройства. Фазовый синхронизатор содержит коммутатор 2 и группу 3 из п последовательно соединенных элементов задержки. Введение группы 1 из п триггеров, каждый из которых D-типа, и выполнение коммутатора 2 в виде группы из п элементов И-ИЛИ позволяют осуществить фазовую синхронизацию входной импульсной последовательности с асинхронным сигналом. 1 ил. N9 СП О) 05