Устройство для упорядочения данных Советский патент 1986 года по МПК G06F7/08 

Изобретение относится к вычислиельной технике и может быть испольовано в вычислительных системах выокой надежности для связи процессоа с внешними устройствами или с дру- 5 им процессором.

Цель изобретения. - повышение дотоверности работы устройства,путем контроля поступающей информации.

На чертеже приведена функциональ- Ю ная схема устройства.

Устройство содержит регистр 1 сдвига, группу регистров 2 номеров операндов, группу входных регистров 3j группу схем 4 сравнения, первую tS группу блоков элементов И 5, вторую группу блоков элементов И 6,группу выходных регистров 7,регистр 8 эталона,блок 9 сравнения,третью группу блоков 10 эле-, ментов И, элемент ИЛИ 11 ,вычитающий 20 счетчик 12,информационные входы 13 устройства, вход 14 задания эталонного значения кода устройства,тактовый вход 15 устройства,информационные выходы 16 устройства и выход 17 числа ошибок . 35 устройства.

Принцип работы устройства основан на последовательной выборке операн- дов, находя1цихся в регистрах 3 в соответствии с их порядко1 ым номером, 30 и заключается в том, что производится поочередное сравнение порядковьпс номеров, записанных в регистрах 2, с признаковыми частями всех операндов, и выбранные операнды после срав- 35 нения на блоке 9 сравнения с допустимым значением операнда записываются последовательно в регистры 7. Кроме. того, на счетчике 12 происходит сравнение количества выбранных операндов 40 с необходимым количеством, записанным в счетчик 12. предварительно,

Устройство работает следующим образом.

В счетчик 12 записывается (цепи 45 .записи не показаны) количество данных, необходимых для загрузки Через входы на регистры 3 подаются операнды с признаковыми частями, представляющими свои порядковые номера sO операндов, В регистрах 2 последовательно записаны номера операндов. На тактовый вход 15 устройства подается последовательность тактовых импульсов „ которые поступают на вход реги- jg стра 1 сдвига.и осзлществляют запись 1 в первый .разряд регистра 1 сдвига и поразрядный последовательный сдвиг

ее до последнего разряда. Таким образом, при сдвиге 1 на соответствующем выходе регистра сдвига появляется сигнал 1. Этот сигнал поступает на вход считывания соответствующего регистра 2, и информация, содержащаяся в этом регистре, поступает на входы всех схем А сравнения одновременно. Таким образом, на входы всех схем 4 сравнения последовательно поступают номера операндов, содержащихся в регистрах 2 номеров операндов. На второй вход каждой из схем 4 сравнения подается номер операнда из соответствутащего регистра 3. На выходе той схемы 4 сравнения, в которой совпадают номера операндов,, формируется выходной сигнал, по которому операнд с регистра 3 через выбранный блок элементов И 6 поступает на в.ходы блоков элементов И 5, Одновременно значение выбранного операнда поступает на блок 9 сравнении, где сравнивается со значением, записанным в регистре 8. При сравнении на выходе блока 9 вырабатывается сигнал, который вместе с присутствующим тактовым импульсом и сигналом на одном из выходов регистра 1 сдвига .формирует на выходе соответствующего блока элементов И 10 единичный уровень, по которому операнд через соответствующий блок элементов И 5 записывается в регистр 7.

Одновременно импульс с выхода блока элементов .И 10 через элемент ИЛИ 11 поступает на счетньгй вход счётчика 12, на котором происходит вычитание единицы из содержимого счетчика.

Цикл работы устройства завершается при поступпентг необходимого количества тактовых импульсов.

В результате работы устройства неупорядоченная последовательность операндов на входах 13 устройства преобразуется в ряд операндов, записанных в регистрах 7 в соответствии со своими порядковьии номерами, и, таким образом, операнды готовы для записи в память вычислительной системы или для передачи в микропроцессор.

При несовпадении номеров операндов в регистрах 2 и 3, т, е. если один или несколько операндов в регистре 3 не передаются на выход, содержимое счетчика 12 - не О, а указывает количество /непереданных операндов. Кроме того, при несравнении зна

чения операнда с допустимым значением на блоке 9 сравнения не вьфабаты- вается сигнал, и операнд на выход не передается, а содержимое счетчика 12 не нулевое. Таким образом, после окончания работы в счетчике 12 записано количество ошибок при передаче операндов, и процессор принимает решение о возможности работы с этими операндами.

Длительность сигнала на тактовом входе устройства дотасна быть больше времени задержки на элементах 1, 2, 4, 6 и 9. Регистры 2 должны быть реализованы на микросхемах с открытым коллектором или с тремя состояниями (например, 589 ИР12), элементы И 6 - аналогично (например, 155 ЛВ8). Информацию на входе 14 возможно менять оперативно (по каждому тактовому им- пульсу). На блоке 9 сравнения возможно организовать режимы Больше, Меньше, Равно - в зависимости от необходимого диапазона сравнения (цепи организации режимов не показаны).

Фор мул а изобретения

Устройство для упорядочения данных, содержащее группу входных регистров, группу выходных регистров, группу схем сравнения, две группы блоков элементов И, группу регистров номеров операндов, регистр сдвига, причем входы группы входных регистров являются информационными входами устройства, а их выходы информационных разрядов соединены с первыми входами блоков элементов И первой группы, вторые входы которых соединены с выходами группы схем сравнения, первые

10

15

;о 25

jo

2592464

и вторые входы которых соединены соответственно с выходами разрядов номера операнда группы входных регистров и выходами группы регистров номеров операндов, входы которых соединены с выходами регистра сдвига, вход которого соединен с тактовым входом устройства, выходы блоков элементов И первой группы соединены с первыми входами блоков элементов И второй группы, выходы которых соединены с входами группы выходных регистров, выходы которых являются информационными выходами устройства, о т л и - . чаю щееся тем, что, с целью повышения достоверности работы, в него введены регистр эталона, блок сравнения, элемент ИЛИ, вычитающий счетчик и третья группа блоков элементов И, причем информационные вхо- дал регистра эталона образуют вход задания эталонного значения кода устройства, синхровход и группа выходов регистра эталона соединены соответственно с тактовым входом устройства и первой группой входов блока сравнения, вторая группа входов которого соединена с выходами блоков элементов И первой группы, выход блока сравнения соединен с первыми входами блоков элементов И третьей группы, вторые и третьи входы которых соединены соответственно с тактовым входом устройства и выходами регистра сдвига, выходы блоков элементов И третьей группы соединены с вторыми входами блоков элементов И второй группы и входами элемента ИЛИ, выход которого соединен со счетным входом вычигаяяцего счетчика, выход которого является выходом числа ошибок устройства.

Редактор О.Юрковецкая

Составитель И.Хазова

Техред И.Попович Корректор Т.Колб

Заказ 5122/46Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

,„ .,- -.-. - .-Производственно-полиграфическое предприятие, г. Ужгород, ул„ Проектная, 4,

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах высокой надежности для связи процессора с внешними устройствами или с другим процессором. Цель изобретения - повьшение достоверности работы устройства путем контроля поступающей информации. Устройство содержит группу входных регистров, группу регист- , ров номера операнда, группу схем сравнения, первую и вторую группы блоков элементов И, группу выходных регистров, регистр сдвига, вход которого соединен с тактовым входом устройства, а выходы - с входами соответствующих регистров номера операнда группы, выходы которых соединены с первыми входами всех схем сравнения группы, вторые входы которых соединены с первыми выходам соответ- ствующих входных регистров, вторые выходы которых соединены с первыми входами соответствующих блоков элементов И второй группы, вторые входы которых соединены с выходами соответствующих схем сравнения группы, выходы блоков элементов И второй группы объединены и соединены с вторыми входами всех блоков элементов И первой группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходы которых соединены с соответствующими.выходами группы выходов устройства. Новым является введение регистра эталона, блока сравнения, третьей группы блоков элементов И, элемента ШТИ и вычитающего счетчика, t ил. I (Л с ьэ ел со 1C 4 О)