Устройство для решения алгебраических уравнений Советский патент 1986 года по МПК G06F17/11 

1

Изобретение относится к вычислительной технике и может быть использовано в устройствах специализирокан ного назначения для решения уравнений.

Цель изобретения - повышение быстродействия.

На фиг,1 изображена функциональная схема устройства для решения алгебраических уравнений; на фиг,2 - функциональная схема блока формирования сигнала синхронизации; на фиг,3 - временные диаграммы работы этого блока.

Устройство содержит сумматор 1, комбинационный матричньш умножитель 2, группу Л -триггеров 2 (образующих регистр) и блок 4 формирования сигнала синхронизации, содержащий N одновибраторов 5 с запуском от переднего фронта импульсов (М - разрядность результата), N одновибраторов 6 с запуском от заднего фронта импульса и элемент ИЛИ 7. Устройство имеет входы 8 значения коэффициента при неизвестном уравнения, входы 9 значения свободного члена уравнения и выходы 10,

Устройство предназначено для решения уравнения,

1О

X Вх + F относительно х:

V -

X - ---g

Входы 8 и 9 устройства предназначены для приема значений В и F соответственно. Выходы 10 служат для вьщачи значения искомого числа X, Умножитель 2 предназначен для умножения числа х на число В. Сумматор 1 предназначен для суммирования полученного произведения с числом F .

Устройство работает следующим образом.

При изменении значения любого разряда в одном или обоих из чисел В и F на выходах сумматора 1 начинает изменяться соответствующий разряд числа х. При этом блок 4 вырабатывает сигнал, который запрещает перезапись изменяющегося значения X, до окончания переходного процесса в сумматоре Г в D -триггеры 3. После того, как выходы сумматора 1 примут устойчивое состоя592862

ние, блок А вырабатывает значение сигнала синхронизации, производяп5е- го перепись полученного нового значения числа Х| в D -триггеры 3,

5 Это измененное значение вызывает изменение результата на выходах умножителя 2, что, в свою очередь, изменяет какой-либо из разрядов числа X, на выходах сумматора 1, и

to вновь блок 4 запрещает перезапись изменяющегося значения х до окончания переходного процесса в сумматоре I, Таким образом процесс установления схемы повторяется до тех

15 пор, пока на выходах сумматора 1 не установится значение х, равное значению на выходах D -триггеров 3,

Работа блока 4 поясняется приве - денной временной диаграммой,

20

Формула изобретения

Устройство для решения алгебраических уравнений, содержащее сумма25 тор, комбинационный матричный умножитель, группу -триггеров, и блок формирования сигнала синхронизации. выход которого соединен с входами синхронизадии D -триггеров группы,

,,. информационные входы которых соединены с выходами соответствующих разрядов сумматора, входы которого сое- дшieны с входами значения свободного члена уравнения устройства и выходами комбинационного матричного

35 умножителя, входы которого соединены с входами значения коэффициента при неизвестном уравнении устройства и выходамиD-триггеров группы, входы блока формирования сигнала

° синхронизации соединены с выходами разрядов сумматора, выходы -триггеров группы являются выходами устройства, блок формирования сигнала синхронизации содержит

одновибратор с запуском от переднего фронта импульса, отличающееся тем, что, с целью повышения быстродействия, в блок формирования сигнала синхронизации введе50 ны (N-1) одновибраторов с запуском от переднего фронта импульса (N - разрядность результата, М одно- вибраторов с запуском от заднего фронта импульса и элемент ИЛИ, вы55 ход которого соединен с выходом бло- ка формирования сигнала синхронизации, каждый вход которого соединен с входами соответствующих одновибразаднего фронта импульса, выходы

1ШИ.

Фиг.2

-

t

5,

qti:zz:L.

И :-- .

с-т:

г11

чгLL

.

1Г

IT .г

11

,

t

Фиг.3

Составитель В.Березкин Редактор Н.Яцола Техред М.Ходанич Корректор Т.Колб

Заказ- 5124/48 Тираж 671Подписное

ВНИИПй Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, А

Изобретение относится к области цифровой вычислительной техники, в частности к устройствам специализированного назначения для решения уравнений. Целью изобретения является повьшение быстродействия. Устройство содержит сумматор, комбинационный умножитель, группу D -триггеров и блок формирования сигнала. При выполнении операции в устройстве такт работы на каждом шаге решения будет минимальным и определяется блоком формирования сигналов синхронизации, определяющим наличие или отсутствие процесса в сумматоре. 3 ил. с S