Устройство для определения старшего значащего разряда Советский патент 1986 года по МПК G06F9/46 

Изобретение относится к вычислительной технике, может быть использовано в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации и является усовершенствованием известного устройства, описанного в авт. св. № 1164707.

Целью изобретения является расширение функциональных возможностей за счет определения количества единиц в п-разрядном двоичном коде.

На фиг.1 приведена структурная схема устройства; на фиг.2 - структурная схема блока выделения старшего разряда.

Устройство содержит элемент ИЛИ 1 элемент НЕ 2, блоки 3«- 3 выделения старшего разряда, группы элементов

ИЛИ 4, группы элементов И 5, сигналь- 20 деляется условие - количество единиц ный выход 6 устройства, прямые и ин- больше одной или меньше, исключается

версные разряды 7 входного тока, шифраторы 8 - 8ц, выходы 9 элементов ИЛИ 4, выходы 10, 11, 12,- 12| блоков 3, выходы 13 устройства.

Блок 3 (фиг.2) содержит элементы НЕ 14, элементы И-НЕ 15, элементы И 16, элементы НЕ 17, элементы И 18, элемент ИЛИ-НЕ 19,

Дополнительные элементы, введенные в устройство: элемент И 20 и выходы 21 устройства.

Устройство работает следующим образом.

Прямь е и мнверсные выходы разрядов анализируемого двоичного кода А подаются на входы 7 устройства.

Возможно три случая: во всех разрядах кода записаны нули, во всех раз разрядах кода записаны единицы и ко- личество разрядов, в которые записаны единицы, меньше п.

В первом случае на выходе элемента ИЛИ 1 нулевой потенциал. Элемент И 20

закрыт нулевым потенциалом прямого выхода п-го разряда анализируемого Кода.

На вторых входах элементов И 5 первой группы разрешающий потенциал,, Инверсный анализируемый код А через открытые элементы И 5, элементы ЛПИ 4 поступает на входы 9 блока выделения старшего разряда 3. В блоке 3 выделяется старший значащий разряд. Си45

50

Во втором случае, когда во всех разрядах анализируемого кода записаны единицы, на выходе элемента ИЛИ 1 единичный потенциал, а на вторых входах элементов И 5 первой группы - запрещающий. Прямой код А через элементы ИЛИ поступает на входы блока вьще- ления старшего разряда 3. Дальнейшая работа устройства аналогична описанной в первом случае. На выходах шифраторов Sf, последовательно распо- ложенйые двоичные коды номеров разрядов анализируемого кода, находящихся в единице (,..001, ,.,010, ,,.011, ...111).

Единичный сигнал на выходе п 21. , так как единица с прямого выхода

гнал, равный единице, будет на выходе п-го разряда поступает на первый вход, 10,, так как на всех входах 9 присут- а пройдя через блоки выделения стар- ствуют единт;ы, а на всех остальных шего разряда 3,-3 - на второй вход

вьлходах 10 должен быть О.

элемента И 20. На остальных выходах

На выходах 13 шифратора 8„ двоичный код, соответствующий номеру старшего разряда (в данном случае ..,001). С выходов 11 анализируемый код А с

исключаенной старшей единицей поступает на следующий блок выделения старшего разряда через элементы ИЛИ 4 второй группы. Нулевой сигнал на выходе 12 блока выделения старшего

разряда 3 будет в случае, если количество единиц на входах 9 данного блока более одной.

Следовательно, в данном случае на выходе 12 блока 3, нулевой сигнал,

а на элементах И 5 второй группы запрещающий потенциал. В следующем блоке выделения старшего разряда Зц.-4 вьщеляется старший значащий разряд, из остатка анализируемого кода опре5

о

,

о

5

0

старший значащий разряд. Сигнал единицы на выходе 10, а на выходе 12 - ноль. На выходе шифратора двоичный код номера разряда (...010). Далее схема работает аналогично.

На выходах шифраторов 8 находятся последовательно расположенные двоичные коды номеров разрядов анализируемого кода, находящихся в нуле (...001, ...010, ...011, ...111), На выходах 12 блоков 3 для данного случая нули.

Таким образом, на всех выходах 21 нулевой потенциал, что соответствует отсутствию единиц в анализируемом коде А.

Во втором случае, когда во всех разрядах анализируемого кода записаны единицы, на выходе элемента ИЛИ 1 единичный потенциал, а на вторых входах элементов И 5 первой группы - запрещающий. Прямой код А через элементы ИЛИ поступает на входы блока вьще- ления старшего разряда 3. Дальнейшая работа устройства аналогична описанной в первом случае. На выходах шифраторов Sf, последовательно распо- ложенйые двоичные коды номеров разрядов анализируемого кода, находящихся в единице (,..001, ,.,010, ,,.011, ...111).

Единичный сигнал на выходе п 21. , так как единица с прямого выхода

элемента И 20. На остальных выходах

21 нули, так как на всех выходах 12 блоков 3 (для данного случая) нулевой потенциал.

В третьем случае, когда в К разрядов анализируемого кода записаны еди- 5 ницы, на выходе элемента ИЛИ 1 единичный потенциал, на вторых входах элементов И первой группы - запрещающий потенциал.

Прямой анализируемый код А через элементы ИЛИ поступает на вход блока

10

В блоке 3 выделяется старший значащий разряд, в котором записана единица. С выходов 11 передается на еле- 5 дующий блок 3,., анализируемый код А с исключенной старшей единицей. Единичный сигнал на выходе 10, номер которого соответствует номеру разряда, в который была записана старшая 20 единица, а на выходе шифратора 8д - соответствующий ему двоичный код. На выходах 10 К-го блока выделения старшего разряда 3 единичный сигнал,

Анализируемый код поступает на входы. Элементы И-НЕ 15, НЕ 17 и элементы И 16 служат для выделения старшего значащего разряда, поступившего на входы. Схема распределяет потенциалы таким образом, что единицы старшего разряда, распространяясь на значащие младшие разряды, запрещает прохождение сигналов значащих цифр на выхойы 10 младших разрядов блока независимо от того, какое число записано в пределах разрядности. Сигнал, равный единице, на том выходе 10, номер которого соответствует входу, на котором присутствует старшая единица, на всех остальных выходах 10 должен быть О, независимо от состояний остальных входов.

Когда-число единиц в анализируемом коде больше одной, сигнал, равнй ну30

соответствующий номеру разряда, в ко- лю, находится на выходе элемента ИЛИ- торый бьша записана последняя едини- НЕ и выходе 12. Единица старшего разряда кода, распространяясь по цепочке элементов И-НЕ 15 и элементов НЕ 17, дает разрешение на одни входы элементов И 18, другие входы которых под- ключены к входам блока младших разрядов. Единица любого младшего разряда через элемент И 18, элемент ИЛИ-НЕ 19 поступает на выход 12, а на выходы 11 - разряды анализируемого кода с исключенной старшей единицей.

ца, а на выходе шифратора 8 - соответствующий ему двоичный код.

На-выходе 12 блока 3ц единичный потенциал, так как на входы этого, блока поступил код, в котором единица записана только в одном разряде, на вторых йходах элементов И 5 разрешающий потенциал.

На входы блока 3,., через открытые элементы И 5, элементы ИЛИ 4 поступает инверсный анализируемый код. Единичный сигнал на выходе 10, номер которого соответствует номеру старше- |Го разряда кода А, в котором записан ноль, а на выходе шифратора 8. соответствующий ему двоичный код. Далее схема работает аналогично ной в первом случае. На выходах шифратора 8 последовательно расположенные двоичные коды номеров разрядов, в которых записаны единицы, а на выходах 8ц.| - 8, - номера разрядов, находящихся в нуле. На выходе элемента И 20 (для данного случая) ноль, так как на первом и втором входах возможно только противоположное значение сигналов. Единичный сигнал

35

40

45

50

Формула изобретения

Устройство для определения старшего значащего разряда по авт. св. № 1164707, отличающееся тем, что, с целью расширения функциональных возможностей за счет определения количества единиц в п-разрядном двоичном коде, в него введен дополнительный элемент И, причем первый его вход соединен с выходом п-го элемента ИЛИ п-й группы, а второй вход - с вто- вторым входом п-го элемента ИЛИ первой группы, выход дополнительного элемента И и выход элемента ИЛИ-НЕ i-ro блока вьщеления старшего разряда (, ,.., п) являются дополнительными выходами наличия единиц в анализируемом коде устройства.

с выхода 12 блока Зц поступает на вы- что соответствует наличию К

ход К

единиц в анализируемом коде А. На всех остальных выходах 21 нули.

Блок вьщеления старшего разряда.3 работает следующим образом.

Анализируемый код поступает на входы. Элементы И-НЕ 15, НЕ 17 и элементы И 16 служат для выделения старшего значащего разряда, поступившего на входы. Схема распределяет потенциалы таким образом, что единицы старшего разряда, распространяясь на значащие младшие разряды, запрещает прохождение сигналов значащих цифр на выхойы 10 младших разрядов блока независимо от того, какое число записано в пределах разрядности. Сигнал, равный единице, на том выходе 10, номер которого соответствует входу, на котором присутствует старшая единица, на всех остальных выходах 10 должен быть О, независимо от состояний остальных входов.

Когда-число единиц в анализируемом коде больше одной, сигнал, равнй ну

Формула изобретения

Устройство для определения старшего значащего разряда по авт. св. № 1164707, отличающееся тем, что, с целью расширения функциональных возможностей за счет определения количества единиц в п-разрядном двоичном коде, в него введен дополнительный элемент И, причем первый его вход соединен с выходом п-го элемента ИЛИ п-й группы, а второй вход - с вто- вторым входом п-го элемента ИЛИ первой группы, выход дополнительного элемента И и выход элемента ИЛИ-НЕ i-ro блока вьщеления старшего разряда (, ,.., п) являются дополнительными выходами наличия единиц в анализируемом коде устройства.

л-гм

««f

1. л, и « f

Изобретение относится к вычислительной технике, в частности к устройствам приема и передачи информации. Изобретение является дополнительным к известному устройству для определения старшего значащего разряда по авт. св. СССР № 1164707, предназначенному для одновременной шифрации единиц и нулей в п-разрядном двоичном коде. Целью изобретения является расширение функциональных возможностей устройства за счет определения количества единицы в п-разрядном коде. Устройство для определения старшего значащего разряда содержит элемент ИЛИ, элемент НЕ, блоки выделения старшего разряда, группы элементов ИЛИ, группы элементов И и шифраторы. Введение в устройство дополнительного элемента И с соответствующими связами и использование дополнительных выходов позволяет получить информацию о количестве единиц в п-разрядном двоичном коде, 2 ил. с « (Л О) о СП ю

Г

,

Т л

««

Редактор Т.Парфенова

Составитель Г.Пономарева

Техред Л,Олейннк Корректор С.Черни

Заказ 5233/50Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

|«.г

f ffim«otM««