Устройство для фиксации неустойчивых сбоев Советский патент 1986 года по МПК G06F11/22 

ю

Од О1 Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей устройства за счет фиксации всех разновидностей сбоев, накопления информации и последующей диагностики. На фиг.1 представлена структурная схема устройства для фиксации неустойчивых сбоев; на фиг.2 - структурная схема блока обмена. Устройство содержит (фиг,1) первый элемент И 1, схему 2 поразрядного сравнения, первый элемент ИЛИ 3, блок 4 обмена, блок 5 памяти, первый триггер 6, счетчик 7, распределитель 8 импульсов., второй элемент ИЛИ 9, второйэлемент И 10, первый блок 11 индикации, третий 12 и второй 13 триггеры, третий 14, четвертый 15 и пятый 16 элементы И, регистр 17, второй блок 18 индикации, информационный вход 19 устройства, двунаправленную шину 20 обмена устройства, вход 21 начальной установки, вход 22 запуска цикла контроля, тактовый вход 23 устройства. Блок 4 обмена имеет второй разрешающий вход 24, первый 25 и второй 26 информационные входы, группу информационных входов 27, установочный вход 28, первый разрешающий вход 29 .первый 30 и второй 31 выходы.и содер жит (фиг.2) первый элемент ИЛИ 32, вторую группу элементов И 33, первьй распределитель 34 импульсов, триггер 35, первую группу элементов И .36 регистр 37, второй элемент ИЛИ 38, первый дешифратор 39, генератор 40 одиночных импульсов, элемент И 41, -второй распределитель 42 импульсов, второй дешифратор 43 и элемент 44 задержки. Блок 4 обмена предназначен для ор ганизации связи с внешней ЭВМ по кан лу 20 обмена и организации записи (чтения) информации в блок 5 памяти. Блок 5 памяти предназначен для хранения информации о сбоях и может быть выполнен в виде набора регистров или групп элементов памяти. Распределитель 8 импульсов предна начен для фиксации длительности цикл контроля одной тестовой посылки и может быть выполнен на кольцевых регистрах сдвига. Блок А обмена работает следующим образомi Сигнал начальной установки, поступающий по входной шине 28 производит установку распределителей 34 и 42 . импульсов в исходное состояние и через элемент ИЛИ 38 устанавливает в нулевое состояние триггер 35, Триггер 35 предназначен для формирования и выдачи в канал 20 обмена устройства сигнала наличия информации в выходном регистре 37, На выходах 25-27 постоянно имеются информационные коды, но запись их в регистр 37 и вьщача в шину 31 для записи в блок 5 памяти осуществляется по сигналу несравнения, поступающему по шине 24, или по сигналу конца контроля, поступающему по шине 29, При наличии на входе одного из этих сигналов триггер 35 устанавливается в единичное состояние, а информация с входных шин 25-27 через подготовленные элементы И 36 и 33 соответственно записывается в регистр 37 и выдается в пшну 31 для записи в блок 5 памяти. Одновременно по сигналу несравнения или конца контроля сигнал с выхода элемента ИЛИ 32 поступает на счетный вход распределителя 34 импульсов, формирующего на одном из своих выходов импульс, по которому дешифратор 39 формирует код адреса записи информации в блок 5 памяти и выдает его в выходную ши-ну 31 , По сигналу наличия информации в . выходном регистре 37, сформированному триггером 35 и поступившему по тине канал 20 обмена, по шине из канала 20 обмена может поступить сигнал опроса, который переводит триггер 35 в нулевое состояние . Обмен сигналами по шинам Ш n+1 свидетельствует о выдаче в каг нал 20 обмена по шинам Ш - Ш„ диагностической информации с выходов выходного регистра 37. Таким образом, осуществляется обмен информацией между устройством и внешним устройством (не показано). Па окончании контроля устройство обеспечивает возможность отображения диагностической информации, хранящейся в блоке 5 памяти, в блоке 18 индикации. Для этого необходимо тумблер . Откл,-разовый установить, в положение Разовьй, Нажатием кнопки Ввод генератор 40 одиночных импульсов формирует одиночный импульс, который через подготовленный элемент И 41 поступает на синхровход р-аспределителя 42 импульсов. Сигнал с первого выхода распределителя 42 импуль сов поступает на вход дешифратора 43 адреса чтения, на выходе которого формируется код адреса чтения. Одновременно с выдачейкода адреса чтения в .шину 31 по шине 30 с выхода элемента И 41 на вход блока 18 индикации поступает сигнал разрешения отображения информации с блока 5 памяти. Таким образом, нажимая на кнопку Ввод можно поочередно отобразить, в блоке 18 индикаций всю диагностическую информацию,записанную в блок памяти в процессе контроля. Устройство работает следующим образом. На вход 21 начальной установки ус ройства поступает сигнал, устанавливающий в исходное состояние двоичный счетчик 7, распределитель 8 импульсов, блок 4 обмена, в единичное состояние - первый .триггер 6 и через элемент ИЛИ 9 второй триггер 13. Высокие уровни с единичных выходов первого 6 и второго 13 триггеро подготавливают соответственно второй 10 и третий 14 элементы И к приему сигналов запуска цикла контроля и тактовых импульсов. Уа вход 22 запуска цикла контроля поступают импульсы запуска тестовых: посылок цикла контроля, формируемых контролируемым устройством (не показано) по одному и тому же алгоритму Длительность цикла контроля определяется разрядностью распределителя 8 импульсов, на синхровход которого поступают импульсы запуска с входной шины 22 через элемент И 10. С приходом на вход 22 первого импульса запуска на информационный вход 19 устройства поступает тестовая посылка первого цикла контроля, которая проходит через подготовленный элемент И I и записывается в регистр 17, Элемент И 1 в этом случае подготовлен сигналом с первого выхода распределителя 8 импульсов, на. синхровход которого одновременно с первой тестовой посылкой поступает первьм импульс запуска. Кроме того, тестовая посылка поступает на первый вход схемы 2 поразрядного сравнения, но сравнение не производится. Сравнение тестовых посылок в схеме 2 поразрядного сравнения производится только в моменты прихода тактовых импульсов на вход 23 устройства. Импульс с первого выхода распределителя 8 импульсов также устанавливает третий триггер 12 в единичное состояние и по шине 27 поступает на вход блока 4 обмена. Высокий уровень с единичного выход-а триггера 12 подготавливает элемент И 16, Элемент И 16 подготовлен триггером 12 к приему тактовых импульсов в течение всего цикла контроля контролируемого устройства, -С приходом последующих импульсов запуска устройство осуществляет-контроль на длительность обработки информации в контролируемом устройстве. Если в период между первым и последним импульсом запуска на вход 19 устройства поступает информационная посылка с выхода контролируемого устройства, а на вход 23 устройства тактовый импульс, то никакого сравнения информационных посылок не происходит, так как тактовый импульс через элемент И 14 не проходит. Однако устройство обеспечивает прохождение тактового импульса через элемент И 16 на разрешающий вход 24 блока 4 обмена. Тактовый импульс, поступивший по шине 24 на управляющий вход блока А обмена, обеспечивает разрешение передачи блоком 4 обмена информации о сбое в канал 20 обмена и записи в блок 5 памяти. В этюм случае в канал 20 обмена и на вход блока 5 памяти через блок 4 обмена поступает информацияс выходов счетчика 7 и распределителя 8 импульсов . „ Если в момент прихода информационной посылки на вход 23 устройства не поступает тактовый импульс, то поступившая информационная посьшка игнорируется. Появление на входе 23 устройства тактового импульса позже появления на входе 19 информационной посылки обеспечивает регистрацию сбоя времени.. С приходом на вход 22 устройства предпоследнего импульса запуска даного цикла контроля на предпоследем выходе распределителя 8 и шyльсов формируется сигнал, который переподнт триггер 12 в нулевое состояние и тем самым блокирует вход элемента И 16, Таким образом, предпоследним импульсом запуска осуществляется подготовка устройства к заключительному этапу контроля - сравнению вход ной информационной посылки с содержи мым регистра 1 7 . С приходом последнего импульса запуска распределитель 8 импульсов на последнем своем выходе формирует сигнал, который поступает на счетный вход двоичного счетчика 7 и увеличивает его значение на единицу, что соответствует номеру законченнего цикла контроля. Кроме того, он подтверхдчает состояние триггера 13 ра:зрешения приема тактового импульса и разрешает отображение номера цикла в узле 11 индикации. Одновременно с приходом информационной посылки по входной шине 23 устройства поступает тактовый импульс конца первого цикла контроля. По этому импульсу на вьпсоде элемента И 14 формируется импульс разрешения сравнения содержимого регистра 17 и входной информационной посьшки схеме 2 поразрядного сравнения. Кром того, этот импульс переводит триггер 13 в нулевое состояние, блокируя вхо элемента И 14. Схема 2 поразрядного сравнения при нееравнении кодов, поступивших н ее входы, формирует код несравнения, которьш поступает на первый вход эл мента I-UM 3 для формирования сигнала несравнения, разрешающего передачу и формации в канал 20 обмена и в блок 5 памяти. Сигнал несравнения, формиру - емый элементом ИЛИ 3, поступает по ши не 24 на разрешающий вход блока 4 обмена. Кроме того, код несравнения по шине 25 поступает на вход блока 4 обмена. По сигналу несравнения блок 4 обмена формирует сигнал наличия информации для передачи и одновременно формирует код адреса записи диагностической информации (код двоичного счетчика 7, код распределителя 8 импульсов, код несравнения схемы 2 поразрядного сравнения) в блок 5 памяти , i При сравнении схемой 2 поразрядно: го сравнения кодов, поступивших на ее входы, на выходах ее формируется нулевой код, который соответствует . правильной работе- контро.лируемого устройства. По такому коду не формируется сигнал несравнения и запись диагностических данных в блок 5 памяти и выдача их в канал 20 обмена не производятся. Устройство переходит в состояние, соответствующее началу работы устройства: код двоичного счетчика 7 и узла 11 индикации соответствует номеру теста, прошедшего через контролируемое устройство. Таким образом, устройство осуществляет регистрацию сбоев при контроле. По завершении контроля последнего цикла сигнал с последнего выхода распределителя 8 импульсов гасит информацию двоичного счетчика 7 и разрешает отображение в узле 11 индикации нулевого кода номера цикла, что свидетельствует о конце контроля. Сигнал переполнения с выхода двоичного счетчика 7 переводит в нулевое состояние триггер 6 и поступает по шине 28 на вход блока 4 обмена, тем самым блокирует вход импульсов Запуска и формирует сигнал конца контроля. Далее на вход 23 поступает тактовый импульс конца цикла контроля, а на вход 19 - информационная посылка. Дальнейшая работа устройства аналогична описанной. По завершении сравнения кодов независимо от его результата сформированные диагностические данные (коды несравнения, нулевой код двоичного счетчика 7, нулевой код распределителя 8 импульсов) передаюЗбся блоком 4 обмена в канал 20 обмена и записываются в блок 5 памяти. Следуюшим этапом работы устройства является этап просмотра содержи-. мого блока 5 памяти. Содержимое блока 5 памяти прос- матривается на узле 18 индикации с помощью блока 4 обмена. При этом блоком 4 обмена в разовом режиме последовательно формируются адреса ячеек блока 5 памяти для просмотра и анализа содержимого в узле 18 индикации. Таким образом устройство обеспечивает непрерывность контроля и автоматическую выдачу диагностической информации в канал обмена и одновременно ее запись и накопление в Клоке памяти для последующей диагностики в разовом режиме просмотра. Кроме того, устройство обеспечивает контроль не только по составу информации, но и по длительности о работки информации контролируемым устройством, т.е. фиксирует временные сбои. Формула изобретени 1 . Устройство для фиксации неус тойчивых сбоев, содержащее первый элемент И, регистр, схему поразрядн го сравнения, первый элемент ИЛИ, первый блок индикации, счетчик, пер вьй триггер, второй элемент И, при чем информационный вход устройства соединен с первым информационным входом схемы поразрядного сравнения выход которой соединен с первым вхо дом первого элемента ИЛИ, выход пер вого элемента И соединен с информац онным входом регистра, вход запуска цикла контроля устройства соединен первым входом второго элемента И, второй вход которого соединен с выходом первого триггера, информаци онньй выход счетчика соединен с ийформационным входом первого блока ин дикации, вход начальной установки устройства соединен с S-входом первого триггера и установочным входом счетчика, отличающееся тем, что, с целью расширенная функци нальных .возможностей за счет фиксации всех разновидностей сбоев, накопления информации и последующей диагностики, устройство содержит тре тий, четвертый и пятый элементы И, второй и третий триггеры, второй эле мент ИЛИ, второй блок индикации, рас ределитель импульсов с п выходами, блок памяти, блок обмена, причем информационный вход устройства подключен к первому входу первого элемента И, вход начальной установки устройства подключен к первому входу второго элемента ИЛИ и установочным входам распределителя импульсов и блока обмена, выход схемы поразрядного сравнения соединен с первым информационным входом блока обмена, второй информационный вход блока обмена соединен с информационным выходом счетчика, группа информационных входов блока обмена соединена с первого по (ь-lb-й выходами распределителя импульсов, выходы блока памяти соединены с информационными входами второго блока индикации, управляющий вход которого соединен с первым выходом блока обмена, второй выход которого соединен с адресным входом блока памяти, выход переполнения счетчика соединен с R -входом первого триггера и первым разрешающим входом блока обмена, второй разрешающий вход которого соединен с выходом первого элемента ЯЛИ, входвыход блока обмена соединен с двунаправленной шиной обмена устройства, h-й выход распределителя импульсов соединен с управляющим входом первого блока индикации, со счетным входом счетчика и вторым входом второго элемента ИЛИ, выход которого соединен с S-входом второго триггера, выход которого соединен с первым входом третьего элемента И, выход которого соединен с R -входом второго триггера, с первым входом четвертого элемента И и с разрешающим входом схемы поразрядного сравнения, выход регистра соединен с вторым входом чет- ; вертого элемента И, выход которого соединен с вторым информационным входом схемы поразрядного сравнения, первый выход распределителя импульсов соединен с S -входом третьего триггера и вторым входом первого элемента И, ( -)-й выход группы выходов распределителя импульсов соединен с R входом третьего триггера, выход которого соединен с первым входом пятого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход второго элемента И соединен с входом синхронизации распределителя импульсов, тактовый вход устройства с вторыми входами третьего и пятого элементов И, 2. Устройство по П.1, отличающееся тем, что блок обмена содержит генератор одиночных импуль-. ов, два элемента ИЛИ, элемент И, ве группы элементов И, триггер, реистр, два распределителя импульсов, ва дешифратора, элемент задержки, ход которого является первым разреающим входом блока обмена, второй азрешающий вход которого подключен первому входу первого элемента ИЛИ, торой вход которого соединен с выхоом элемента задержки, установочный вход блока обмена подключен к первому входу второго элемента ИЛИ и установоч«ым входам первого и второго распределителей импульсов, первый, второй информационные входы и группа информационных входов блока обмена подключены к первым входам элементой И первой и второй групп, выход первого элемента ИЛИ соединен входом триггера, с вторыми входами элементов И первой и второй групп и входом синхронизации первого распределителя импульсов, выходы которого соединены с группой информационных входов первого дешифратора, выходы второго распределителя импульсов соединены с группой информационных входов второго дешифратора выходы элементов И второй группы пер710вого и второго дешифраторов образуют второй выход блока обмена, вход запуска генератора одиночных импульсов и первьй вход элемента И через переключатели соединены с шиной единичного потенциала, выход генератора одиночных импульсов соединен с вторым входом элемента И, выход кото рого соединен с входом синхрониэацин второго распределителя импульсов и является первым выходом блока обмена, выход второго элемента ИЛИ соединен с R -входом триггера, выходы элементов И первой группы соединены с группой информационных входов регистра, выход триггера, выходы регистра и второй вход второго элеменta ШШ образуют вход-выход блока обмена.

Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей устройства за счет фиксации всех разновидностей сбоев, накоп.ления информации и последующей диагностики. Устройство контролирует информацию не только по составу, но также фиксирует временные сбои. Оно содержит схему поразрядного сравнения, блок обмена, блок памяти, счетчик, распределитель импульсов, два блока ;индикации, регистр, три триггера, пять элементов И и два элемента ИЛИ. (Л 1 з.п. ф-лы, 2 ил.