Устройство для контроля и диагностики дискретных объектов Советский патент 1982 года по МПК G06F11/22 

1

Изобретение относите к вычислительной технике и может быть использовано для автоматизированной проверки функционирования и нахождения неисправностей в цифровых системах.

Известно устройство, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, первый и второй регистры контроля, причем первый и второй выходы блока ввода соединены соответственно с первым входом блока памяти и с первыми входами первого и второго регистров контроля, первый и второй выходы блока управления соединены соответственно с входом блока ввода и с вторым входом блока памяти, первый и второй выходы блока памяти соединены соответственно с первым входом коммутатора и первым входом блока сравнения, перв&й выход коммутатора соединен с вторым входом блока сравнения, второй вход и

второй выход коммутатора являются соответственно выходом устройства, выходы первого и второго регистров контроля соединены с входами блока индикации, первый и второй выходы блока сравнения соединены соответственно с вторыми входами регистров контроля, третий и четвертый выходы блока управления соединены соответственно с третьим- входом блока срав10нения и третьим входом коммутато ра, третий выход блока ввода соединен с вторым входом блока управления

15

Недостатком этого устройства являются низкие функциональные возможности, обеспечивающие контроль цифровых устройств, состоящих только из функционально несвязанных уз20лов, а также длительное время, требующееся для поиска места неисправности по диагностическим словарям и таблицам. ;

Наиболее близким к предлагаемому является устройство для контроля дискретных объектов, содержащее последовательно соединенные блок ввода, блок памяти и первый коммутатор, а также блок управления, выходы которого соединены с управляющими входами блока ввода, блока памяти, блока сравнения и первого коммутатора, а входы - с управляющими выходами блока ввода и блока сравнения, первый вход которого подключен к второму выходу блока памяти, многовходовый элемент ИЛИ и второй коммутатор, управляющий вход которого соединен с соответствующим выходом блока управления, первый выход.- с вторым входом блока сравнения, а второй выход - с первыми входами многовходового элемента ИЛИ, вторыми входами подключенного к выходу первого коммутатора fz.

Недостаток известного устройства .длительное время поиска места неисправности.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в устройство для контроля и диагностики дискретных , содержащее блок ввода, первый блок памяти контролирующих тестов и эта- лонных реакций, коммутатор, блок сравнения, блок управления, причем первый выход блока ввода соединен с информационным входом первого блока памяти контролирующих тестов и эталонных реакций, управляющий вход которого подключен к первому выходу блока управления, второй и третий выходы которого подключены соответственно к первым входам блока сравнения и коммутатора, первый выход которого подключен к второму входу блока сравнения, первый выход которого подключен к первому входу блока правления, второй вход которого соеинён с первым выходбм первого блока памяти контролирующих тестов и талонных реакций и с вторым входом коммутатора, третий вход и второй выход которого подключены соответственно к выходу-входу проверяемого бъекта, второй выход первого блоа памяти контролирующих тестов и талонных реакций подключен к третьеу входу блока сравнения, вход и торой выход блока ввода подключены

соответственно к четвертому выходу и к третьему входу блока управления, введены блок анализа места неисправности, второй блок памяти эта5 трнной неисправности, третий блок памяти места неисправности, причем третий и четвертый выходы блока ввода подключены соответственно к первым входам второго блока памяти эталонной неисправности и третьего блока памяти места неисправности, пятый выход блока управления подключен к первому входу блока анализа места неисправности, второй вход

5 которого подключен к второму выходу блока сравнения, первый выход блока анализа места неисправности подключен к второму входу третьего блока памяти места неисправности, выход которого подключен к входу индикатора, второй выход и третий вход второго блока памяти места неисправности подключены соответственно к третьему входу и второму выходу блока анализа места неисправности. Кроме того, блок управления содержит клавиатуру, пять счетчиков, генератор тактовых импульсов, двенадцать элементов И, четыре триггера, шесть элементов ИЛИ, элемент НЕ, формирователь одиночных импульсов, сумматор, четыре регистра, причем первый выход клавиатуры подключен к первым входам первого и второго элементов ИЛИ, второй вход которого является первым входом блока управления и подключен к второму входу первого элемента ИЛИ, выход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен к второму выходу клавиатуры и к первым входам первого-, второго, третьего, четвертого регистров, четвертого . и пятого элементов ИЛИ, второго и третьего триггеров, первого и второго счетчиков,выходы которых подключены соответственно к первому и второму входам первого элемент И, причем выход первого счетчика является пятым выходом блока управления, выход элемента И является первым выходом блока управления, выход тактового генератора подключен к первым

входам второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого, десятого и одиннадцатого элементов И, третьего и четвертого счетчиков и является вторым выходом блока управления, выходы вто рого, третьего, четвертого и пятого элементов И подключены соответственно к вторым входам первого, второго, третьего и четвертого счетчиков, третий выход клавиатуры подключен к третьим входам первого и второго счетчиков, выходы первого, второго, третьего и четвертого триггеров подключены соответственно к вторым входам второго, третьего, пятого, четвертого элементов И, четвертый выход клавиатуры является третьим ходби блока управления, пятый выход клавиатуры подключен к вторым входам первого и второго регистров, выходы кotopыx подключены cooTBetственно к вторым входам десятого к одиннадцатого элементов И, третьи входы (вторых соединены между собой и являются вторым блока управления, выход десятого элемента И подключён к вторым входам девятого элeмeнta И и третьего триггера, к первым йходам двенадцатого элемента И и четвертого.триггера, выход одиннадцатого элемента И подключен к вто рому входу четвертого элемента ИЛИ, к второму и третьему входам пятого элементу ИЛИ, к выходу формировате. ля одинЪчных импульсов и является пятым выходом блока управления, шестой выход клавиатуры подключен к вторым входам третьего и четвертой го регистров, третьи входы которых подключены соответственно к выходам восьмого и девятого элементов И, а выходы - соответственно к первому и второму входу шестого элемента ИЛИ, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу четвертого эле мента ИЛИ, третий и четвертый входы сумматора подключены соответственно к выходам шестого и седьмого элементов И, первый вход которого подключен к первому выходу пятого счетчика и к входам элемента НЕ, к третьим входам четвертого и пятого элементов И, к второму входу аестого элемента И, к третьим входам восьмого и девятого элементов И, выход пятого эле мента ИЛИ подключен к третьим входам третьего и четвертого счетчиков и к первому входу пятого счетчика, второй выход которого подключен к входу формирователя одиночных импулы сов, выход элемента НЕ подключен к 5 второму входу двенадцатого элемента И, выход которого соединен с втог рыми входами второго триггера и третьего элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу четвертого триггера, второй вход пятого счетчика подключен к третьим входам седьмого и восьмого элементов И и является первым входом блока управления, выход третьего счетчика подключен к третьему и чет вертому входам соответственно перво го и седьмого элементов И и является пятым выходом блока управления, выход четвертого счетчика подключен к четвертому входу первого элемента И, выход сумматора подключен к четвертым входам третьего и четвертого счетчиков, вход и седьмой виход клави атуры являются соответственно третьим входом и четвертым выходом блока управления. Кроме того, блокоанализа места неисправностисодержит регистр, два элемента И, счетчик, триггер, элемент задержки, сумматор, схему сравнения, причем выход регистра подключен к первому входу схемы сравнения, первый выход которой подключен к пер вому входу первого элемента И, выход которого является первым- блока анализа, первый и второй входы сумматора, а также третий его вход, соединенный с входом элемента задержки являются первым входом блока анализа, выход сумматора подключен к первому входу счетчика, второй вход которого подключен к выходу второго элемента И, первый вход.которого является входом, блока анализа и подключен к второму входу схемы сравнения, второй выход которого подключен к первому входу триггера, второй вход которого подключен к выходу элемента аадержки, а выход - к второму входу второго элемента И, вход регистра является вторым входом блока анализа места неисправности, выход счетчика соединен с вторым, входом первого элемента И и является вторым выходом блока анализа места неисправности, третий вход схемы сравнения является третьим входом блока анализа места неисправности. На фиг. 1 представлена структурная схема устройства; на фиг.2 структурная схема блока 5 управления; на фиг. 3 то же, блока 7 ана лиза места неисправности. Устройство состоит из блока 1 вв да, блока 2 памяти контролирующих тестов и эталонных реакций, коммута тора 3, блока сравнения, блока 5 управления, блока 6 памяти эталона неисправности, блока 7 анализа места неисправности, блока 8 памяти ме та неисправности. Блок 5 управления состоит из логического элемента И 9, счетчика 10 адресов контролирующих тестов, счет чика 11 адресов эталонных реакций, счетчика 12 адресов диагностических тестов, счетчика 13 адресов эта лонных реакций на диагностические т ты, логических элементов И 14-17, генератора 18 тактовых импульсов, триггера t9, триггера 20, триггера 21, триггера 22, логических элементов ИЛИ 23 и 24, логического элемента И 25, логического элемента НЕ 2б, формирователя 27 одиночных импу сов, логических элементов И 28 и 29 сумматора 30, счетчика 31, логических элементов ИЛИ 32-34, логических элементов И 35 36, клавиатуры 37, элементов 38 и 39 сравнения, логического элемента ИЛИ 40, регист ра 41, регистра 42, регистра 3 регистра 44. Блок 7 анализа места неисправности состоит из логического элемента И 45, схемы 46 сравнения, регистра 47, счетчика 48, логического элемента И 49, триггера 50, элемента 51 задержки, сумматора 52. Блок 1 ввода предназначен для ввода с носителя (перфолента, магни ная лента и т.д.) информации, необходимой для анализа схем. Блок 2 памяти состоит из запоминающих элементов, предназначенных д хранения и выдачи на проверяемый объект контролирующих и диагностических тестов, а также эталонных значений реакций объекта на эти тесты. Коммутатор 3 представляет собой набор ключей на базе логических элементов И, обеспечивающий обмен информацией между контролируемым объектом и соответствующими блоками предлагаемого устройства по сигналам из блока управления. Блок 4 сравнения представляет собой логическую схему совпадения, ,назначение которой состоит в выявлении факта совпадения или несовпадения реакции на тест, пришедший из контролируемого устройства, и ее эталонного значения, полученного из блока 2 памяти. Блок 5 управления вырабатывает управляющие сигналы и синхронизирует работу всего устройства в зависимости от сигналов, поступающих на него из блока 1 ввода, блока 4 сравнения и блока 2 памяти. Блок 6 памяти состоит из запомина ющих элементов, предназначенных для хранения и выдачи эталонов несравнений, которым соответствует информация о местах неисправностей, выдаваемая на индикатор. Блок 7 анализа предназначен для анализа результатов, поступающих из блока 4 сравнения, и формирования сигналов управления на блоки 6 и 8 памяти с целью выдачи на индикатор :информации о месте неисправности. Блок 8 памяти состоит из запоминающих элементов, предназначенных для хранения и выдачи на индикатор информации о местах неисправностей. Устройство работает следующим образом. По команде с блока 5 управления из блока 1 ввода в блоки 2, 6 и 8 памяти поступают контролирующие и диагностические тесты, эталоны несравнений, а также информация о местах неисправностей. По сигналу из блока 5 управления первый контролирующий тест из блока 2 памяти поступает через коммутатор 3 на входы проверяемого объекта. Реакция на тест через коммутатор 3 поступает на первый вход блока 4 сравнения, а на второй аход - эталонное значение реакции иа данный тест из блока 2 памяти. В случае сравнения из блока 4 сравнения в блок 5 управления выдается сигнал о необходимости выдачи на проверяемый объект следующего контролируюи его теста. В случае несравнения реакции на тест с ее эталонным значением код несравнения поступает в блок 3 управления, где осуществляется формирование адресов диагностических тестов. Необходимый диагностический тест через коммутатор 3 поступает на входы проверяемого объекта, а эталонное значение реакции на него - на входы блока Ц сравнения. Результат сравнения посту пает в блок 5 управления. В случае (сравнения производится выдача следу ющего диагностического теста. В про тивном случае осуществляется локализация места неисправности, для чего код несравнения поступает в бло 7 анализа, где проверяется его соответствие одному из эталонов несравне ния. Информация о месте неисправност соответствующая этому эталону, из блока 8 памяти поступает на индикато Информация выдается в удобном для чтения виде и не требует дальнейших уточнений по таблице или словарю неисправностей. Блок 5 управления и блок 7 анализа работают следующим образом. После ввода информации с блока ввода в блоки памяти устройства кноп кой Сброс клавиатуры осуществляетс сброс всех элементов памяти блока управления. Затем при помощи органов управления клавиатуры осуществляется установка в соответствующих счетчиках начальных адресов массивов контролирующих и диагностических тес тов и эталонов реакций контролируемых объектов на тесты, а также приз наков конца теста реакции) и конца диагностической тестовой последовательности. На коммутатор 3 поступает команда на коммутацию необходимых входных и выходных цепей проверяемого объекта. Кроме того, осуществляет ся запись в соответствующие регистры условных начальных адресов массивов диагностических тестов и эталонных реакций на них, также размещенных в блоке памяти. После этого кнопкой Пуск осуществляется запуск устройства. Триггер 19 устанавливается в 1 и первый импульс с генератора 18 тактовых импульсов (ГТИ) поступает в счетчик 10 адреса контролирующих тестов. Адрес первого слова теста поступает в блок 2 памяти, откуда первое слово теста выдается в контролируемый объект. По импульсам ГТИ счетчик 10 адреса контролирующих тестов осуществляет последовательную выдачу всех слов перврго теста в контролируемый объект. Одновременно элемент 38 сравнения ёлока 5 управления осуществляет сравнение всех выдаваемых из блока 2 памяти 5 слов теста с признаком конца теста, записанного в регистре 1. При сравнении указанных величин триггер 19 устанавливается в О, и формирование счетчиком 10 адресов тестов прекращается. Одновременно в 1 устанавливается счетный триггер 20. Счетчик 11 адресов эталонных реакций начинает формировать адреса слов эталона реакции на выдаваемый устройством тест. Эталон реакции поступает в блок k сравнения, где осуществляется сравнение эталона с поступающей из контролируемого объекта реакцией . В случае положительного .результата сигналом Сравнение, поступающим из блока 4 сравнения, триггер 19 опять устанавливается в 1, и начинается формирование адресов следующего теста аналогично описанному выше. При отрицательном результате сравнения сигнал Несравнение поступает в счетчик 31. Сигналом с выхода первого разряда счетчика триггеры 19 и 20 устанавливаются в О, и формирование адресов контролирующих тестов прекращается. Код последнего слова, непрошедшего теста, поступает сумматор 30, где складывается с условным начальный адревом диагностической последовательности тестов на непрошедший контролируемый тест. Таким образом, формируется адрес первого слова первого диагностического теста данной последовательности, который записываетСП в счетчик 12. Аналогично формируемся адрес первого слова эталона реакции колгролируемсго объекта, который поступает в счетчик 13. Далее осуществляется формирование адресов диагностических тестов и эталонов реакций на них счетчиками 12 и 13 анаг.сгично описанному выше для контролируемых тестов счетчиками 10 и 1t. Если все реакции контролируемого объекта в данном цикле контроля диагностическими тестами окажутся равными эталонам, то такая ситуация расценивается как сбой в цикле контроля объекта контролирующим тестом. По признаку конца диагностической тестовой последовательности осуществляется сброс счетчиков 12 и 13 и продолжается формирование счетчиками 10 и 11 адресов очередных контролирующих тестов и реакций на них соответственно. В случае обнаружения блоком k срав нения несравнения реакции контролируемого объекта на диагностический тест с ее эталоном на блок 5 управления поступает второй сигнал Несравнение, Счетчик 31 по выходу своего второго разряда при помощи формирователя 27 одиночных импульсов формирует сигнал сброса счетчиков 10-13 и 31 и сумматора 30. Кроме того, этот сигнал BMecте с кодами адреса непрошедшего контг ропирующего и адреса непрошедшего диагностического тестов из счетчиков 10 и 12 соответственно, а также кодом несравнения из блока сравнения поступает в блок 7 анализа. Код несравнения .записывается в регистр kj, а коды адресов тестов поступают в сумматор 52, который формирует начальный адрес массива эталонов несравнений данного диагностического теста, записанного в блоке 6 памяти несравнений. Сформированный сумматором 52 адрес записывается в счетчик kB, который по тактовым импульсам (ТИ) из блока 5 управления формирует адреса эталонов несравнений, которые начинают последо вательно поступать из блока 6 памяти на схему «б сравнения, где сравнивают ся с кодом несравнения, записанным в регистре 7. После каждого отрицатель ного результата сравнения счетчик k8 . формирует адрес очередного эталона. В случае положительного результата сравнения сформированный счетчиком (З адрес поступает в блок 8 памяти.Записанный по этому адресу код места неисправности поступает на индикатор, где отображается в виде, удобном для оператора, наименование неисправного элемента или условное наименование места неисправности контролируемого объекта. Таким образом, в результате применения предлагаемого устройства время поиска места неисправности уменьшает ся в -6 раз по сравнению с прототипом за счет того, что осуществляется модификация последовательности контрольных тестов определенной части объекта, в реакции которой обнаружена

ошибка, а также автоматический поиск места неисправноеги и его отображение в удобного для оператора виде.

соответственно к третьему входу и второму выходу блока анализа места неисправности. 5 Формула изобретения Устройство для контроля и диагностики дискретных объектов, содержащее блок ввода, первый блок памяти контролирующих тестов и эталонных реакций коммутатор, блок сравнения, блок управления, причем первый выход блока вво- i да соединен с информационным входом первого блока памяти контролирующих VecTOB и эталонных реакций, управляющий вход которого подключен к первому выходу блока управления, второй и третий выходы которого подключены соответственно к первым входам блока сравнения и коммутатора, первый выход которого подключен к второму входу блока сравнения, первый выход которого подключен к первому входу блока управления, второй вход которого соединен с первым выХодом первого блока памяти контролиру| их тестов и эталонных реакций и с вторым входом коммутатора, третий вход и второй выход которого подключены соответственно к выходу-входу проверяемого объекта, второй выход первого блока памяти контролирующих тестов и эталонных реакций подключен к третьему входу блока сравнения,вход и второй выход блока ввода подключены соответственно к четвертому выходу и третьему входу блока управления, отличающееся тем, что, с целью повышения быстродействия в него введены блок анализа места неисправности,второй блок памяти эталонной неисправности, третий блок памяти места неисправности, причем третий и четвертый выходы блока ввода подключены соответственно к первым входам второго блока памяти эталонной неисправности -и третьего блока памяти места неисправности, пятый выход блока управления подключен к первому входу блока анализа места неисправности, второй вход которого подключен к второму выходу блока сравнения, первый выход блока анализа места неисправности подключен к второму входу третьего блока памяти места неисправности, выход которого подключен к входу индикатора, второй выход и третий вход второго блока памяти места неисправности подключены 2. Устройство по П.1, о т л и чающееся тем, что блок управления седержит клавиатуру, пять счетчиков, генератор тактовых импуль сов, двенадцать элементов И, четыре триггера, шесть элементов ИЛИ, элемент НЕ, формирователь одиночных импульсов, сумматор, четыре регистр причем первый выход клавиатуры подключен к первым входам первого и вто рого элементов ИЛИ, второй вход которого является первым входом блока управления и подключен к второму вхо ду первого элемента ИЛИ, выход котор го подключен к первому входу первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого подключен к второму выходу клавиатуры и к первым- входам первого, второго, третьего, четвертого регистров, четвертого и пятого элементов ИЛИ, второго и третьего триггеров, первого и второго счетчиков, выходы которых подключены соответственно к первому и второму входам первого элемента И, причем выход первого счетчика является пятым выходом блока управления, выход первого элемента И является пе вым выходом блока управления, выход тактового генератора подключен к пер вым входам второго, третьего, четвер того, . пятого, шестого, седьмого, восьмого, девятого, десятого и одиннадцатого элементов И, третьего и четвертого счетчиков и является вторым выходом блока управления, выходы второго третьего, четвертого и пято го элементов И подключены соответственно к вторым входам первого, второго, третьего и четвертого счетч ков, третий выход клавиатуры подключен к третьим входам первого и второго счетчиков, выходы первого, второго, третьего и четвертого триггеров подключены соответственно к вторым входам второго, третьего, пятого, четвертого элементов И, четвертый выход клавиатуры является третьим выходом блока управления, пя тый выход клавиатуры подключен к вторым входам первого и второго регистров, выходы которых подключены соответственно к вторым входам десятого и одиннадцатого элементов И, третьи входы которых соединены между собой и являются вторым входом блока управления, выход десятого эле мента И подключен к вторым входам 9 lif девятого элемента И и третьего триггера, к первым входам двенадцатого элемента И и четвертого триггера, выход одиннадцатого элемента И подключен к второму входу четвертого элемента ИЛИ, к второму и третьему входам пятого элемента ИЛИ, к выходу формирователя одиночных импульсов и является пятым выходом блока управления, шестой выход клавиатуры подключен к вторым входам третьего и четвертого регистров, третьи входы которых подключены соответственно к выходам восьмого и девятого элементов и, а выходы - соответственно к первому и второму входу шестого элемента ИЛИ, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу четвертого элемента ИЛИ третий ui четвертый входы сумматора подключены соответственно к выходам шестого и седьмого элементов И, первый вход которого подключен к первому выходу пятого счетчика и к входам элемента НЕ, к третьим входам четвертого и пятого элементов И, к второму входу шестого элемента И, к третьим входам восьмого и девятого элементов И, выход пятого элемента ИЛИ подключен к третьим входам третьегои четвертого счетчиков и к первому входу пятого счетчика, второй выход которого подключен к входу формирователя одиномных импульсов, выход элемента НЕ подключен к второму входу двенадцатого элемента И, выход которого соединен с вторыми входами второго триггера и третьего элемента ИЛИ, Выход второго элемента ИЛИ подключён к второму входу четвертого триггера, второй вход пятого счетчика подключен к третьим входам седьмого и восьмого элементов И и является пер.вым входом блока управления, выход третьего счетчика подключен к третьему и четвертому входам соответственно первого и седьмого элементов И и является пятым выходом блока упргвления, выход четвертого счетчика подключен к четвертому входу первого элемента И, выход сумматора под-j ключен к четвертым входам третьего и четвертого счетчиков, вход и сеДьсой выход клавиатуры являются соответственно третьим входом и четг; вертым выходом блока управления .

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок анализа места неисправности содержит регистр два элемента И, счетчик, триггер, элемент задержки, сумматор, схему сравнения, причем выход регистра подключен к первому входу схемы сравнения , первый выход которой подключен к первому входу первого элемента И, выход которого является первым выходом блока анализа, первый и второй входы сумматора, а также третий его вход, соединенный с входом элемента задержки, являются первым входом блока анализа, выход сумматора подключен к первому входу сметчика, второй вход которого подключен к выходу второго элемента И, первый вход которого является входом блока анализа и подключен к второму входу схемы сравнения, второй выход котороjo подключен к первому входу три1- гера, второй вход которого подключен к выходу элемента задержки, а выход - к второму входу второго элемента И, вход регистра является вторым входом блока анализа места неисправности, выход счетчика соединен с вторым входом первого элемента И и является вторым выходом блока анализа места неисправности, третий вход схемы сравнения является третьим входом блока анализа места неисправности .

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 607218, кл. G Об F 11/00, 1978.

2.Авторское свидетельство.СССР .tf 728130, кл. G Об F 11/00, 1980

(прототип),

Индикатор /К

Фиг. 1

Фиг. 2

v

фиг.З

5