Счетно-решающее устройство на матричных сетках Советский патент 1960 года по МПК G06F1/02 G06F7/38 

Описание патента на изобретение SU127074A1

Счетно-решающие устройства дискретного действия, основанные на применении матричных сеток с нелинейными логическими элементами в узлах, каждая из которых выполняет определенные математические операции, известны.

Предлагаемое счетно-решающее устройство на матричных сетках отличается от известных тем, что в нем обеспечивается автоматический выбор рзультата математических операций, соответствующих определенному сочетанию входных величин, которые задаются в перекрестия щин (узлы) матричных сеток, и узлы сетки, осуществляющей предыдущую математическую операцию, соединены с входами сетки, осуществляющей последующую математическую операцию, по заданным формулами схемам.

Сущность работы предлагаемого устройства состоит в следующем. Входные величины представляют в дискретной цифровой форме. Шаг дискретности выбирается в зависимости от заданной погрещности измерений. Дискретные значения входных величин вводятся в счетно-решающее устройство в виде электрических сигналов, подаваемых в соответствующую каждому дискретному значению входную цепь. Счетно-рещающее устройство, в которое поступают сигналы, состоит из матричных сеток. Структура сеток составляется в зависимости от характера математических операций по структурным картам.

Если результаты вычислений сгруппировать таким образом, чтобы в каждой группе содержались равные (в пределах заданной погрешности) значения результатов математической операции, то тогда в каждой матрице могут быть выделены зоны значений произведений и частных с равными заданными относительными погрещностями. Выделенные зоны имеют строго определенное расположение для каждой математической операции. Указанное свойство матричного расположения и использовано при построении счетно-рещающих устройств дискретного действия.

№ 127074- 2 -

Для реализации этого свойства в места пересечения строк и колонок матрицьгВ1Шж|ютсяэлементь1 И и ИЛИ логических схем. Вводя числовыеЗй|1 шЙ- вычисляемых величин в виде сигналов на различные строкид|ср р и.4атрида,:нолучим на выходе одной из схем «ИЛИ сигнал, несущий рнф)рмац,ию о значении произведения или частного соответствующё1 о сЬчетания входных величин.

Рассмотрим построение логических схем матриц. Выделим для этого в матрице умножения зону Л и зону В. Возможность получения произведений различных сочетаний входных величин (N 1 - 10, JVy 1 -ь-10) может быть реализована логической схемой типа «ИЛИ-И, в которой сигнал на выходе N г должен появиться только в случае поступления сиг., налов на один из входов 1, 2 ...10 (Л/х ) и на один из входов 1, 2 ...10 (/Vy ).

Сигнал на выходе Л/ зоны 5 (/V 2 -н-10, Ny 2 10, Ы., ) должен появиться только в случае поступления сигналов на входы 2 3 ...10(ЛГ,)и на входы 2, 3,/.й ( ).

Таким же образом производится составление логических схем для всех последующих зон.

При практической реализации логических схем зоны разбиваются на прямоугольные участки. Каждый участок представляет собой схемы «ИЛИ и «И для логического сложения и умножения значений N и Ny колонок и строк данной зоны. Выходы всех участков зоны объединяются в один общий выход данной зоны (Л/ ).

В качестве элементов «ИЛИ и «И в реальных схемах могут использоваться полупроводниковые диоды и электромагнитные реле или импульсные трансформаторы на ферритах.

Логические схемы для матриц деления, сложения, вычитания и тому подобное составляются аналогично выщеизложенному.

На чертеже построена схема для вычисления результата действия а-Ъ при значениях а, изменяющихся IB пределах от 14,4 до 24; в-от 9,5

до 19, с - от 19,6 до 28 с погренлностью вычислений .

Пусть ,3, 61 18,5, Ci 26,2. С учетом заданной погрешности

округлим их до ближайших дискретных значений а, 16,8, s,19,0,

,2 и введем на входы 2, 6, 3 первой и второй матрицы. Тогда значение а . в зафиксируется выходом 5р первой матрицы, а

выходом 4р второй матрицы. Этому выходу соответствует результат ZHSM 12,6. Фактический результат равен

26,2 Числовые значения выходов последней матрицы определяются следующим образом:

максимальное значение выхода первой матрицы

г,,ак. „ЭМ.1 - 24-19 fl - ) 433

максимальное значение выхода второй матрицы

24. 19(1-)1 Л 0,1 „.,

гмак. „зм. 2 Г Т г

L19, /

Все последуюшие значения выходов матриц убывают ступенями по 10% от Z мак. изм.

Предельная относительная погрешность

рас из

17,3-18,5

V2 /

7 7

Похожие патенты SU127074A1

название год авторы номер документа
Матричная схема для определения суммы и разности двух дискретных чисел 1958
  • Талалай Л.Б.
  • Цапенко М.П.
SU120037A1
ОПТОЭЛЕКТРОННЫЙ ПРОЦЕССОР 2001
  • Быковский А.Ю.
RU2212046C2
Устройство для многоточечного статического тензометрирования 1956
  • Арефьев А.А.
  • Цапенко М.П.
SU115817A1
УСТРОЙСТВО ДЛЯ ОЦЕНКИ КАЧЕСТВА ПИЛОТИРОВАНИЯ САМОЛЕТА ЛЕТЧИКОМ 1998
  • Кибардин Ю.А.
  • Кашковский В.В.
  • Устинов В.В.
  • Шишкин Ю.Н.
RU2136046C1
ОПТИКО-ЭЛЕКТРОННОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЧЕТНОСТИ 1990
  • Горелов А.М.
  • Одиноков С.Б.
  • Рожков О.В.
  • Шляк Ю.Ф.
RU2025758C1
Генератор систем функций Аристова 1989
  • Аристов Геннадий Николаевич
SU1746373A1
СПОСОБ ВЫЯВЛЕНИЯ ДЕТОНАЦИИ В ДВИГАТЕЛЕ ВНУТРЕННЕГО СГОРАНИЯ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ 2002
  • Язынин М.П.
RU2214586C1
СПОСОБ УСТРАНЕНИЯ ПРОСТРАНСТВЕННЫХ ПОМЕХ 2014
  • Соколов Иван Михайлович
  • Калмыков Павел Викторович
  • Кинкулькин Исаак Ефимович
RU2575973C1
ЦИФРОВОЕ УСТРОЙСТВО для УСКОРЕННОГО ДЕЛЕНИЯ 1973
  • Витель А. М. Оранский А. Л. Рейхенберг
SU367421A1
Узловой элемент цифровой сетки для решения краевых задач теории поля 1985
  • Казачинский Александр Михайлович
  • Прокофьев Владимир Евгеньевич
SU1283788A1

Иллюстрации к изобретению SU 127 074 A1

Реферат патента 1960 года Счетно-решающее устройство на матричных сетках

Формула изобретения SU 127 074 A1

SU 127 074 A1

Авторы

Улин О.В.

Цапенко М.П.

Даты

1960-01-01Публикация

1959-06-23Подача